пряжением на входе 30, то сигнал выходе второго операционного усил теля 27 оказывается пропорциональ ным произведению сигналов на вход 30 и 31s
1ы, ,K,(i;th-J +
- i)KU,u, О)
Де IA 5 i, , Ugij, - нормированны
величины,
где I
Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.
Целью изобретения является повышение точности и расширение функциональных возможностей за счет обеспечения инверсии знака выходного сигнала и сложения с дополнительным сиг- ю 2th ) ки U налом-слагаемым,+2
На чертеже изображена функциональная схема перемножающего устройства.
На чертеже обозначены с первого по двенадцатый масштабные резисторы 1-12,5 причем первый операционный усилитель 13, первьй, второй и третий резисторы 14-16 смещения, источник 17 напряжения, источник 18 напряжений смещения, балансировочнью потенциометр 19, тер-jn морезистор 20, с первого по четвертый усилительные транзисторы 21-24, первый и второй резисторы 25 и 26 нагрузки, второй и третий операционные
усилители 27 и 28, шина 29-нулевого 25 поправочный коэффициент; потенциала, входы 30 и 31 первого и второго сигналов-сомножителей, выход 32, первый и второй ограничительные диоды 33 и 34, с первого по шее- той токоограничительные резисторы ,,. 35-40, вход 41 сигнала-слагаемого, подстроечный потенциометр 42, двухполюсный переключатель 43, однополюсный переключатель 44, .
Перемножающее .устройство работает следующим образом,35
i - ii I.K
он - ток коллектора при отсу ствии сигнала
f - полное приращение тока лектора,
и
exi
U2
О,- - тепловой потенциалi J - коэффициент передачи дели ля, образованного вторым резистором 15 смещения, третьим токоограничительн резистором 37 и терморези тором 20V
и ии - напряжения на входах 30 и 31, причем напряжение на входе 30 положительное,
4.
I
I Сигналом, подаваемым на вход 31 ВТОРОГО сигнала-сомножителя, изменяется внутреннее сопротивл«гние одного Из пары первого и второго усилитель- 40 32,
Ных транзисторов 21 и 22, Поэтому |гок, поступающий в их эмитттерные це- kiH от преобразователя напряжение - troK, образованного первым операцион- Мьпу усилителем 13 совместно с мас Йтабными резисторами 1-5, при подаче ha вход 30 первого сигнала-сомножителя напряжения перераспределяется йежду первым и вторым усшгительными -ранзисторами 21 и 22 а возникающий ,Q :Между их коллекторами дифд)еренциаль- Ный сигнал усиливается вторым опера- «ионньи усилителем 27.. Так как коэфг- фициент усиления дифференциального
Составляющая 2th -| в выражении (1) характеризует пролезание сигнала с второго входа 31 на выход
Аналогично работает дифференциальный каскад, образованный третьим и четвертым усилительными транзисторами 23 и 24 совместно с вторым 45 рационным усилителем 27, с той разницей, что преобразователь напряжение - ток, образованный третьим операционным усилителем 28 совместно с масштабными .резисторами 8-12 вьтол- нен так, что вырабатывает рабочий ГОК при отрицательной полярности Ьигнала на первом входе 30, а базы и коллекторы усилительных транзисторов каскада включены в схеме так
Каскада, образованного первым и вто- 55 что сигнал, поступающий на базы ым усилительными транзисторами 21 второго и четверто уси ительньпс и 22, зависит от величины вьгходного транзисторов 22, 24 с вызывает на выходе второго операционного усилителя 27 сигнал, полярность
1гока преобразователя напряжение - Гок, задаваемого положительным напряжением на входе 30, то сигнал на выходе второго операционного усилителя 27 оказывается пропорциональным произведению сигналов на входах- 30 и 31s
1ы, ,K,(i;th-J +
- i)KU,u, О)
Де IA 5 i, , Ugij, - нормированные
величины,
2th ) ки U +2
причем
i - ii I.K
- ток коллектора при отсутствии сигнала
- полное приращение тока коллектора,
и
exi
U2
поправочный коэффициент;
32,
О,- - тепловой потенциалi J - коэффициент передачи делителя, образованного вторым резистором 15 смещения, третьим токоограничительным резистором 37 и терморезистором 20V
и ии - напряжения на входах 30 и 31, причем напряжение на входе 30 положительное,
4.
Составляющая 2th -| в выражении (1) характеризует пролезание сигнала с второго входа 31 на выход
Аналогично работает дифференциальный каскад, образованный третьим и четвертым усилительными транзисторами 23 и 24 совместно с вторым рационным усилителем 27, с той разницей, что преобразователь напряжение - ток, образованный третьим операционным усилителем 28 совместно с масштабными .резисторами 8-12 вьтол- нен так, что вырабатывает рабочий ГОК при отрицательной полярности Ьигнала на первом входе 30, а базы и коллекторы усилительных транзисторов каскада включены в схеме так
что сигнал, поступающий на базы второго и четверто уси ительньпс транзисторов 22, 24 с вызыкоторого противоположна полярности сигнала, получаемого при рабочем токе дифференциального каскада, образованного первым и вторым усилительными транзисторами 21, 22, определяемый выражением (при отрицательном напряжении на входе 30)
L - .4 -K/b h н- 2th f ) - щи,, .
(2)
Так как первый и второй ограничительные диоды 33 и 34 устраняют нежелательное влияние положительного выходного напряжения на выходах третьего и первого операционных усилителей 28 и 27 на работу идентичных дифференциальных каскадов, осуществляемую в соответствии с выражения (1), (2) только при одном направлении тока (рабочем), то на выходе второго операционного усилителя 27 формируется суммарный сигнал
вь.х iXbth -f гки,и.(3)
вом входе 30, то возможно введение обратных связей с глубиной и знаком, установленными в зависимости от зна- „ ка сигнала на первом входе 30 согласно выражению, т.е.
Гибь,х KU,(Ui+Uj при и, О, и,„ Ки, () при и,0 (6) (2R R4, R,c).
0 Двухполюсный переключатель 43
позволяет без снижения точности перемножения инвертировать выходной сигнал, т.е. осуществить умножение на -1
5 UB,,,, -KU,(U2,tU,) (7)
Однополюсныр переключатель 44 позволяет вводить сигналы обратной связи не только зависящие от первого сигнала-сомножителя, но и допол0 нительный сигнал-слагаемое:
и.
UBb,.KU,(U.tUo-bOf.
(8)
Компенсация погрешности - смеще- нке по входу 30 (систематическая погрешность) осуществляется с помощью подстроечного потенциометра 42, величина которого выбирается из условия
название | год | авторы | номер документа |
---|---|---|---|
Перемножающее устройство | 1983 |
|
SU1168971A1 |
Вычислительное устройство | 1985 |
|
SU1282163A1 |
Множительное устройство | 1982 |
|
SU1119037A1 |
Устройство для перемножения напряжений | 1983 |
|
SU1095197A1 |
Четырехквадратное множительно-делительное устройство | 1987 |
|
SU1474686A1 |
Множительно-делительное устройство | 1987 |
|
SU1543426A1 |
Логарифмическое вычислительное устройство | 1987 |
|
SU1543425A1 |
Аналоговый перемножитель сигналов | 1989 |
|
SU1626257A1 |
Вычислительное устройство | 1987 |
|
SU1462364A1 |
Вычислительное устройство | 1987 |
|
SU1539798A1 |
Изобретение относится к электрическим вычислительным Устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повьшение точности и расширение функциональных . возможностей за счет обеспечения инверсии знака выходного сигнала и сложения с дополнительным сигналом-слагаемым. Перемножающее устройство содержит с первого по двенадцатый г масштабные резисторы 1-12, первый операционный усилитель 13, первый, второй и третий резисторы 14-16 смещения, источник напряжения 17, источ- ,ник напряжений смещения 18, баланси ровочный потенциометр 19, терморезистор -20, с первого по четвертьй усилительные транзисторы 21-24, первый и второй резисторы нагрузки 25 и 26, второй и третий операционные усилители 27 и 28, шину нулевого потенциала 29, входы 30 и 31 первого и второго сигналов-сомножителей, выход 32, первый и второй ограничительные диоды 33 и 34, с первого по шестой токоограничительные резисторы 35-40, вход 41 сигнала-слагаемого, подстро- ечный потенциометр 42, двухполюсный переключатель 43, однополюсный переключатель 44 о Работа устройства основана на использовании при перемножении метода переменной крутизны дифференциальной пары согласованных . усилительных транзисторов. 1 ил. i (Л сд 00
Заданная линейность характеристи- ки обеспечивается подбором величин сопротивлений второго резистора 15 смещения, третьего токоограничиваю- щего .резистора 37 и терморезистора 20
Подбор отношений величин второго, третьего, четвертого и шестого токо- ограничительных резисторов 36j 37, 38, 0 (Ri, K.J, R4, R) позволяет выпол- нять умножение на алгебраическую сумму сигналов, т.е. обеспечивается введение сигналов обратных связей (это.важно при реализации замкнутых автоматических устройств) согласно выражениям:
Ueb,x Ки.)
(4)
(при Rj ,, R R, где R - с учетом термосопротивления 20),
и
вЫ)С
К,и, ()
(5)
при Rj,, RO, -00
Кроме того, так как введены одновременно второй и шестой токоограни- чительные резисторы 36 и 40, влияющие на выходной сигнал только соот- ветственно при U О и U, : О и четвертый токоограничительный резистор 38, влияющий на выходное напряжение независимо от знака сигнала на перR 4i ei,-oti
-,
(9)
эп
5
5
0
где R„ сопротивление одиннадцатого
масштабного резистора 11 R сопротивление подстроечного
потенциометра 42 j
)0i/i- минимальный и максимальный коэффициенты передачи эмит- терного тока для данного типа согласованных пар усилительных транзисторов.
Формула изобретения
Перемножающее устройство, содержащее первый операционный усилитель, инвертирующий вход которого соединен с первым выводом первого масштабного резистора, второй вывод которого является входом сигнала-сомножителя устройства, между инвертирующим входом и выходом первого операционного усилителя включен второй масштабный резистор, неинвертирующий вход пер- .вого операционного усилителя через третий масштабный резистор соединен с шиной нулевого потенциала, выход первого операционного усилителя подключен к первому выводу четвертого масштабного резистора, второй вывод
ш
которого соединен с первым выводом пртого масштабного резистора, второй вМЭод которого подключен к неинвер- тирующему входу первого операционно- гр усилителя, первый, второй, третий и четвертый усилительные транзис- т эры, эмиттеры первого и второго усилительных транзисторов подключены к аноду первого ограничительного диода и к второму выводу четвертого масштабного резистора, коллекторы ПЕРВОГО и второго усилительных транзисторов соответственно через первый и второй резисторы нагрузки сое- , динены с выходом источника напряжения, база первого усилительного транзистора соединена с первыми выводами п и
торов, база второго усилительного транзистора соединена с первыми выводами второго резистора смещения, третьего и четвертого токоэграничи- тельных резисторов и с базой четвер- Tjoro усилительного транзистора, эмиттер которого соединен с эмиттером третьего усилительного тра нзисервого резистора смещения, первого второго токоограничительных резис- ор
тора, база которого подключена к первым выводам пятого и шестого то- кэограничительных резисторов и третье- гэ резистора смещения, второй вывод которого соединен с вторыми выводами первого и второго резисторов смеш;е- Нйя и с шиной нулевого потенциала, вторые выводы первого и пятого токо- ограничительных резисторов подключены соответственно к первому и второму подвижным контактам балансировоч- нрго потенциаометра, -второй вывод
14658966
источника напряжений смещения подключен к шине нулевого потенциала, третий операционный усилитель, инвертирующий вход которого соединен с первым выводом восьмого масштабного резистора, второй вывод которого соединён с шиной нулевого потенциала, между инвертирующим входом и выхо- дом третьего операционного усилителя включен девяты-й масштабный резистор, неинвертирующий вход третьего операционного усилителя через десятый масштабный резистор соединен с вторым выводом первого масштабного резистора,, вьгход третьего операционного усилителя подключен к первому выводу одиннадцатого масштабного резистора, первый вывод двенадцатого масштабного резистора соединен с неинвертирующим входом третьего операционного усилителя, катод первого ограничительного диода соединен с ишной нулевого потенциала и с катодом второго ограничительного диода, анод которого подключен к эмиттеру третьего усилительного транзистора, о т л и ч а ю щ е е с я тем, что, с целью повьш1ения точности и
30 расширения функциональных возможностей за счет обеспечения инверсии знака выходного сигнгша и сложения с дополнительным сигналом-слагаемым, в него введены подстроечны.й потен35 циометр, однополюсный и двухполюсный переключателиS причем коллектор первого усилительного транзистора соединен с коллектором четвертого усилительного транзистора и с первым и
25
третьего токоограничительного резис- 40 четвертым контактами двухполюсного
iT iOTVO f -r-ITXTI f- T-Tj-Y - - n.iii .... .. Cl Г fl rv ГТ T- Г-. VT -т T i« -, « .
Tppa соединен с первым выводом термо резистора, второй вывод которого яв- льется входом второго сигнала сомно-- устройства, вторые выводы вГгорого, четвертого и шестого токо- о1граничительных резисторов соединены между собой и являются входом сигнала-слагаемого устройства, второй операционный усилитель, между инвертирующим . входом и выходом KOTopQro включен шестой масштабный резистор, первый вывод седьмого масштабного резистора подключен к неинвертирующему входу второго операционного усилите- Л1Я, вьгход которого является выходом устройства, источник напряжений сме- п |ения, к выходам которого подключены первый и второй выводь. балансировоЧ Hloro потенциометра5 общий вьгход
переключателя, коллектор второго усилительного транзистора подключен к коллектору третьего усилительного транзистора и к второму и третьему
50 усилителя,, второй вывод седьмого масштабного резистора подключен к переключающему контакту однополюсного переключателя, первый контакт которого соединен с шиной нулевого потенциала,
gg а второй {сонтакт подключен к второму выводу второго гокоограничительного резистора), к эмиттеру третьего усилительного транзистора подключен подвижный контакт подстроечного потенчетвертым контактами двухполюсного
Cl Г fl rv ГТ T- Г-. VT -т T i« -, « .
переключателя, коллектор второго усилительного транзистора подключен к коллектору третьего усилительного транзистора и к второму и третьему
контактам двухполюсного переключателя э первый и второй переключающие контакты которого соединены соответственно с инвертирующим и неинверти- рующнм входами второго операционного
усилителя,, второй вывод седьмого масштабного резистора подключен к переключающему контакту однополюсного переключателя, первый контакт которого соединен с шиной нулевого потенциала,
а второй {сонтакт подключен к второму выводу второго гокоограничительного резистора), к эмиттеру третьего усиительного транзистора подключен повижный контакт подстроечного потен 14658968
циометра, первый и второй вьгаоды.ко-соответственно.одиннадцатого и дветорого соединены с вторыми выводаминадцатого масштабных резисторов.
Вычислительное устройство | 1985 |
|
SU1282163A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Перемножающее устройство | 1983 |
|
SU1168971A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1989-03-15—Публикация
1987-07-13—Подача