Преобразователь форматов данных Советский патент 1989 года по МПК H03M7/12 

1

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей для устройств согласования ЭВМ с различными форматами представления данных.

Целью изобретения является повышение быстродействия преобразователя,

На фиг.1 показана блок-схема преобразователя; на фиг.2 - схема С блока формирования прямого кода мантиссы.

Преобразователь (фиг,1) содержит дешифратор 1 нулевой характеристики, блок 2 формирования старшего разряда мантиссы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, блок 4 сдвига мантиссы, сумматор 5 характеристики, блок 6 формирования прямого кода мантиссы, элемент НЕ 7,

блок 8 формирования первого разряда характеристики (элемент 9 формирования второго разряда характеристики (элемент ИЛИ).

Блок 4 сдвига мантиссы состоит из разрядов, каждый из которых представляет собой мультиплексор на четыре входа и один выход. Адресные входы мультиплексоров соединены с управляющими входами блока сдвига мантиссы.

Блок 6 формирования прямого кода мантиссы (см.фиг,2) содержит группу элементов ИЛИ 10, группу элементов И 11 и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12.

Принцип построения и работу преобразователя рассмотрим на примере преобразования формата данных ЭВМ СМ-4 в формат ЕС ЭВМ.

йь

J

ел

Двоичные числа с плавающей запятой в формате ЭВМ СМ-4 представляются следующим образом: 1 разряд - знак числа, 8 разрядов - характеристика, 23 разряда - мантисса.

Основание системы счисления в формате ЭВМ СМ-4 принято равным двум поэтому нормализация чисел осуществляется с точностью до одного разря- да.

Порядок чисел представляется увеличенным на 2 128, т.е. смещенным на числовой оси в положительном направлении на 7 разрядов, в результат чего все порядки положительны и являются характеристиками.

Положительная мантисса представляется в прямом коде со знаковым разрядом, равным нулю. Отрицательная ман- тисса представляется в дополнительном коде со знаковым разрядом, равным единице.

Диапазон представления нормализованных двоичных чисел (по абсолют- ному значению) находится в пределах от до .

Шестнадцатеричные числа с плавающей запятой в формате ЕС ЭВМ представляются следующим образом: 1 раз- ряд - знак числа, 7 разрядов - характеристика, 24 разряда - мантисса.

Основание системы счисления в - этом формате принято равным 2-16, поэтому нормализация чисел осущест- вляется с точностью до тетрады.

Порядок чисел представляется увеличенным на 2 -64, т.е. смещенным на числовой оси в положительном направлении на 6 разрядов, в результа- те чего все порядки положительны и являются характеристиками.

Положительные числа с плавающей запятой во всех моделях ЕС ЭВМ в оперативной памяти хранятся в прямом коде. Знак числа-определяется по значению двоичной цифры в знаковом разряде.

Диапазон представления нормализованных шестнадцатеричных чисел (по абсолютному значению) определяется пределами от до , т.е. значительно шире, чем диапазон представления чисел в формате ЭВМ СМ-4.

Преобразователь работает еле- дующим образом.

При подключений входного кода на входы преобразователя разряды характеристики поступают на входы первого

5«

слагаемого сумматора 5 характеристики и на входы дешифратора 1 нулевой характеристики. Каждый из разрядов мантиссы поступает на четвертый, третий, второй и первый входы соответствующего и соседних справа трех : мультиплексоров блока 4 сдвига мантиссы. Сигнал с выхода блока 2 поступает на четвертый, третий, второй и первый входы мультиплексоров, соответствующих восьмому-одиннадцатому разрядам блока 4 сдвига мантиссы. При ненулевой характеристике и положительной мантиссе этот сигнал является 1. Если же характеристика равна нулю, а также если мантисса отрицательна, то значение этого сигнала является О.

Знак мантиссы по выходу совпадает со знаком входного числа, поэтому однозначно отображается через знаковый разряд мантиссы на выход.

Из соотношения

2E M,.|.H64Mr24Ј2. М2 (1)

следует, что

Е +Y ,, М(,.

Ее м

где Е, М - характеристика и мантисса входного и выходного чисел;

Y - дополнение числа Е до кратного четырем, т.е. дополнительный код двух младших разрядов характеристики входного числа.

Из выражения (2) следует, что характеристика выходного числа в четыре раза меньше исходной характеристики. Так как делением характеристики исходного числа на двоичное 100 () последние (младшие) ее два разряда теряются, необходимо предварительно эти два разряда обнулить. Для этого на седьмой и восьмой первого слагаемого сумматора 5 характеристики подается число, которое является дополнением к коду седьмого и восьмого разрядов характеристики исходного числа, обеспечивая таким образом нулевое значение седьмого и восьмого разрядов на выходе сумматора 5 характеристики. Выходы седьмого и восьмого разрядов сумматора 5 характеристики не используются. Одновременно по сигналам седьмого и восьмого разрядов характеристики исходного числа выбирается в блоке 4 сдвига мантиссы соответствующий канал муль5147

типлексора, обеспечивая сдвиг мантиссы на соответствующее количество разрядов вправо. Таким образом, мантисса в двоичном формате становится денормализованной.

Диапазон изменения характеристики исходного числа соответствует изменению характеристики выходного числа в пределах: 0100000 - Oil I 1П для от- рицательных, и 1000000 - 1011111 для положительных порядков. Пределы 0000000 - 0011111 для отрицательных и 1100000 - 1111111 для положительных порядков при этом не используют- ся. Поэтому второй разряд характеристики выходного числа всегда будет являться инверсией первого разряда, г кроме случая переполнения сумматора 5 характеристики, когда характеристи- ка исходного числа будет иметь одно из следующих значений: 1111101, 1111110 и 1111111. В этом случае на выходе преобразователя характеристика будет иметь значение 1100000.

Таким образом, пять младших разрядов с выхода сумматора 5 характеристики поступают прямо на выходы характеристики преобразователя. Первый разряд с выхода сумматора 5 ха- рактеристики через элемент ИЛИ 8 поступает на первый выход характеристики, а через элемент НЕ 7 и элемент ИЛИ 9 - на второй выход характеристики преобразователя. Выход переполне- ния сумматора 5 характеристики через элемент ИЛИ 8 или элемент ИЛИ 9 подается соответственно на первый или второй выходы характеристики преобразователя.

Если мантисса положительна, то нулевое значение знака числа, поступающее на первые входы элементов И 1 1 (фиг.З), устанавливает нулевое значение сигнала на вторые (управляющие) входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, вследствие чего мантисса, поступаюПример 1

Знак Характеристик числа Исходный код О 10011111

Код второго слагаемого сумматора 5 характеристики00000001Код на выходе сумматора 5 характеристики

56

щая с выхода блока 4 сдвига мантиссы на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, передается на выход преобразователя без изменений.

Отрицательная мантисса в дополнительном коде во входном формате должна быть представлена в выходном формате в прямом коде со знаковым разрядом, равным единице, поэтому по единичному значению знака исходного числа, поступающего на управляющий вход блока 6 формирования прямого кода мантиссы, разрешается работа элементов ИЛИ группы 10 (фиг,2), Получение прямого кода осуществляется по правилу: все нули и первая встретившаяся единица при просмотре мантиссы исходного числа справа налево передаются без изменений, остальная же часть мантиссы инвертируется. В соответствии г. изложенным каждое нулевое значение сигнала разряда или просмотре мантиссы исходного числа , справа налево передается на выход . блока нулевым значением сигнала с одновременным установлением нулевого значения сигнала на втором (управляющем) входе соседнего слева элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 12, разрешая передачу сигнала соседнего разряда на выход блока без изменений. Первое встретившееся единичное значение сигнала разряда устанавливает такт; образом единичное значение соответствующего сигнала на выходе блока, а через соседние слева элементы ИЛИ группы 10 устанавливает единичное значение на вторые (управляющие) входы соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 12, выдавая на выход блока оставшуюся часть мантиссы с инверсией.

Приведем несколько примеров преобразования форматов данных.

Мантисса 101100000000000000000000

а

р

и

2

Знак

числа

1

010100000 1001000

Характеристика

01100001

00000011

001100100

/

0111001

010110000000000000000000 010110000000000000000000

i1 1А 32 16

Мантисса

Число

101000000000000000000000 -

16

1 110101000000.0000000000 00010110000000000000000

-&

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей для устройств сопряжения ЭВМ с различными форматами представления данных. Целью изобретения является повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь форматов данных, содержащий дешифратор 1 нулевой характеристики, блок 2 формирования старшего разряда мантиссы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, блок 8 сдвига разряда характеристики, блок 9 формирования второго разряда характеристики, дополнительно введены сумматор характеристики 5, блок 6 формирования прямого кода мантиссы, элемент НЕ 7. Блок формирования прямого хода мантиссы содержит группу элементов ИЛИ, группу элементов И и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 з.п.ф-лы, 2 ил.

Преобразование 16- и 64-разрядных форматов данных с плавающей запятой осуществляется аналогично, при этом разрядность блоков сдвига мантиссы и блока формирования прямого кода мантиссы должна быть уменьшена или увеличена на соответствующее количество разрядов.,

Схема преобразователя допускает некоторые модификации. Так, возможна реализация преобразователя, при которой на управляющие входы блока сдвига мантиссы поступает прямой (а не дополнительный) код двух младших разрядов характеристики входного числа. Для сохранения выполняемой функ- дни соответствующим образом должна быть изменена коммутация информационных входов мультиплексоров блока сдвига мантиссы. В этом случае при коде на управляющих входах 00 осуществляется подключение четвертого входа (т.е. передача без сдвига), пр коде 01 подключение первого входа, т.е. сдвиг на 3 разряда, при коде 10 - второго входа, т.е. сдвиг на два разряда и при коде 11 - третьего входа, т.е. сдвиг на 1 разряд. Кроме того, возможно сокращение на два разряда сумматора характеристики с подачей величины коррекции в трети разряд сумматора 5. При этом элемент 3 должен быть заменен на более простой элемент ИЛИ,

5

0

5

0

5

5

0

Фврмула изобретения

91/4

входов сумматора характеристики и с первмм входом элемента ИСКЛТОЧАЮИфЕ ИЛИ, второй вход которого соединен с вторым входом характеристики преобразователя, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым управляющим входом блока сдвига мантиссы, второй, третий и четвертый входы с старшего разряда которого соединены с входом знака преобразователя и с i управляющим входом блока формирования прямого кода мантиссы, выходы которого являются выходами мантиссы преобразователя, входы характеристики которого соответственно соединены с первой группой входов сумматора характеристики, входы всех разрядов, кроме двух младших, второй группы которого соединены с входом логического нуля преобразователя, выходы всех разрядов характеристики которого, кроме двух старших, соединены с выходами младших разрядов сумматора характеристики, выход переноса которого соединен с первыми входами блоков формирования первого и второго разрядов характеристики, второй вход блока формирования первого разряда характеристики соединен с выходом старшего разряда сумматора характеристики и входом элемента НЕ, выход которого соединен с вторым .

KopaxincbijtfTfMa Знак А г w aDrmvtSTj

Оv 1 I 3« 56Ъ Знак у wc/ia Характеристика

6615-10

входом блока формирования второю разряда характеристики.

0 элементов И и группу из п-2 элементов ИЛИ, причем выход i-ro (... п-2) элемента ИЛИ группы соединен с первым входом (i-H)-ro элемента И группы, выходы элементов И группы со15 ответственно соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых являются соответственно входами всех разрядов кроме младшего, блока формирования

0 прямого кода мантиссы, выходы всех разрядов, кроме младшего, которого соответственно являются выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, 1-е входы с 1-го по (п-2)-и элементов

25 ИЛИ группы соединены с входом 1-го разряда входного кода блока формирования прямого кода мантиссы, младший разряд которого соединен с первым входом первого элемента И группы и с

0 младшим разрядом выхода блока, вторые входы всех элементов .И группы со единены с входом знака числа блока формирования прямого кода мантиссы.

Мантисса

Мантисса

Фиг. 2.