Устройство для измерения достоверности передачи информации по дискретному каналу связи Советский патент 1989 года по МПК H04B3/46 H04L11/08 

Јь J

00

со

4ь

СО

Изобретение относится к электросвязи и может использоваться для настройки и испытаний аппаратуры передачи цифровой информации, а так- же для контроля состояния такой аппаратуры и дискретных каналов в процессе их эксплуатации.

Цель изобретения - повышение достоверности выявления сбоев фазы.

На чертеже приведена структурная электрическая схема предлагаемого устройства.

Устройство для измерения достоверности передачи информации по дис- кретному каналу связи содержит генератор 1 тактовых импульсов, датчик 2 испытательных сигналов, блок 3 тактовой синхронизации, датчик 4 эталонных сигналов, блок 5 циклового фазирования, блок 6 сравнения, счетчик 7 ошибок, блок 8 отображения, счетчик 9 сбоев фазы, дополнительный датчик 10 эталонных сигналов, дополнительный блок 11 циклового фазиро- вания, анализатор 12 цикловой рае- синхронизации, включающий первый элемент 12.1 совпадения, триггер 12.2, второй элемент 12.3 совпадения и счетчик 12.4, контролируемый дискрет ный канал 13 связи.

Устройство работает следующим образом.

От датчика 2 в контролируемый дискретный канал 13 (или вход проверяе- мой аппаратуры цифрового каналооб- разователя) поступает последовательность двоичных импульсов, которая далее поступает одновременно на второй вход блока 3 тактовой синхрони- зации, вторые входы обоих блоков 5 и 11 циклового фазирования и на певый вход блока 6 сравнения. Блок 3 тактовой синхронизации обеспечивает подстройку частоты и фазы тактовых импульсов, поступающих от генератора 1 тактовых импульсов, по передним фронтам двоичных импульсов, принятых из контролируемого дискретного канал 13. После подстройки тактовые импуль сы поступают на первые входы датчиков 4 и 10. Датчик 4 вырабатывает такую же эталонную последовательност двоичных импульсов, как и датчик 2. Эталонная последовательность из дат- чика 4 поступает на второй вход блока 6 сравнения, в котором она поэлементно сравнивается с последовательностью импульсов, принимаемых из

контролируемого дискретного канала 13. При несовпадении элементов последовательностей на выходе блока 6 сравнения появляются импульсы ошибок которые регистрируются счетчиком 7 ошибок.

Фазирование по циклу датчика 4 осуществляется по сигналам управления поступающим с блока 5 циклового фазирования. Блок 5 циклового фазирования после правильной записи в него информации из контролируемого дискретного канала 13 замыкает ее на себя через датчик 4, заставляет его работать автономно. Цикловое фазирование дополнительного датчика 10 осуществляется по сигналам управления, поступающим на его второй вход с выхода анализатора 12.

При поступлении на второй и третий входы анализатора 12 (соответственно первый и второй входы первого элемента совпадения 12.1) сигналов Нет фазы с блоков 11 и 5 циклового фазирования в триггер 12.2 записывается сигнал Нет фазы (1). Если в действительности сбоя фазы в контролируемом дискретном канале 13 не было, а был, например, кратковременный перерыв, то после восстановления контролируемого дискретного канала 13 оба датчика 4 и 10 будут работать синфазно с датчиком 4„ Сигналом Фаза, передаваемым с выхода дополнительного блока 11 циклового фазирования на первый вход анализатора 12 (первые входы триггера 12.2 и счетчика 12.4), стирается зарегистрированный в триггере 12.2 сигнал Нет фазы. Если за это.время перерыва произошел сбой фазы, то после восстановления контролируемого дискретного канала 13 датчик 4 автоматически сфа- зируется (по сигналам управления, поступающим из блока 5 циклового фазирования) , а сигнал Нет фазы в триггере 12.2 останется. При этом на второй элемент 12.3 совпадения будут поступать сигналы Нет фазы из триггера 12.2, Фаза из блока 5 циклового фазирования и тактовые сигналы с генератора 1 тактовых импульсов. Тактовые импульсы через второй 12.3 элемент совпадения поступают на второй вход счетчика 12.4, который по истечении заданного времени (в 2-3 раза превышающего время анализа в блоках 5 и 11) выдает сигнал Сбой фазы на

второй вход дополнительного датчика 10 и на вход счетчика 9 сбоев. Сигнал Сбой фазы регистрируется в счетчике 9 сбоев и обеспечивает цикловое фазирование дополнительного датчика 10. После установления цикловой синхронизации обоих датчиков 4 и 10 сигнал Нет фазы в анализаторе 12 стирается.

Таким образом, в результате дополнительного анализа в устройстве регистрируются только реально происходящие, в том числе и во время перерывов и замираний, сбои фазы и не фиксируются в качестве сбоев фазы сами перерывы и замирания.

Формула изобретени

1. Устройство для измерения достоверности передачи информации по дискретному каналу связи, содержащее датчик испытательных сигналов, счетчик

0

5

0

дены последовательно соединенные дополнительный датчик эталонных сигналов, дополнительный блок циклового фазирования и анализатор цикловой рассинхронизации, при этом первый вход дополнительного датчика эталонных сигналов соединен с выходом блока тактовой синхронизации, второй вход которого соединен с вторым входом дополнительного блока циклового фазирования, второй выход которого подключен к второму входу анализатор ра цикловой рассинхронизации, третий, четвертый и пятый входы и выход которого соединены соответственно с первым и вторым выходами блока циклового фазирования, с выходом генератора тактовых импульсов и с входом счетчика сбоев фазы, соединенным с вторым и инверсным входами дополнительного датчика эталонных сигналов, второй выход блока циклового фазирования подключен к третьему входу датчика

Изобретение относится к электросвязи. Цель изобретения - повышение достоверности выявления сбоев фазы. Устройство содержит г-р 1 тактовых импульсов, датчик 2 испытательных сигналов, блок 3 тактовой синхронизации, датчики 4 и 10 эталонных сигналов, блоки 5 и 11 циклового фазирования, блок 6 сравнения, счетчик 7 ошибок, блок 8 отображения, счетчик 9 сбоев фазы, анализатор 12 цикловой рассинхронизации и контролируемый дискретный канал 13 связи. Цель достигается за счет обеспечения в устройстве дополнительного анализа, в результате которого регистрируются только реально происходящие, в том числе и во время перерывов и "замираний", сбои фазы и не фиксируются в качестве сбоев фазы сами перерывы и "замирания". Устройство по п.2 ф-лы отличается выполнением анализатора 12, состоящего из триггера, счетчика и двух элементов совпадения. 1 з.п. ф-лы, 1 ил.

ошибок, счетчик сбоев фазы, блок ото-25 эталонных сигналов, а выход блока

бражеяия, генератор тактовых импульсов, выход которого через датчик испытательных сигналов подключен к входу контролируемого дискретного канала связи, выход которого подключен к первому входу блока сравнения, и последовательно соединенные блок тактовой синхронизации, первый вход которого соединен с выходом генератора тактовых импульсов, датчик эталонных сигналов и блок циклового фазирования, первый выход которого подключен к второму входу датчика эталонных сигналов, выход которого подключен к второму входу блока сравнения, первый вход которого соединен

30

35

40

сравнения через счетчик ошибок под ключен к первому входу блока отобр жения, второй вход которого соедин с выходом счетчика сбоев фазы.

с вторыми входами блока тактовой синхронизации и блока циклового фазирования, отличающееся тем, что, с целью повышения достоверности выявления сбоев фазы, вве- 45

эталонных сигналов, а выход блока

сравнения через счетчик ошибок подключен к первому входу блока отображения, второй вход которого соединен с выходом счетчика сбоев фазы.

2. Устройство по п. 1, отличающееся тем, что анализатор цикловой рассинхронизации выполнен в виде последовательно соединенных первого элемента совпадения, триггера, второго элемента совпадения и счетчика, выход которого является выходом анализатора цикловой рассинхронизации, первым, вторым, третьим, четвертым и пятым входами которого являются соответственно вход сброса триггера, Соединенный с входом сброса счетчика, первый и второй входы первого элемента совпадения и второй и третий входы второго элемента совпадения.