Асинхронное устройство для программного управления Советский патент 1989 года по МПК G05B19/08 

Изобретение относится к автомати-.; ке и вычислительной технике и может быть использовано в вычислительных системах и АСУ ТП в качестве контроллера.

Цель изобретения - сокращение объ- ема оборудования и повышение гибкости управления.

Сущность изобретения состоит в следующем.

314

Каждая микрокоманда в блоке памяти содержит разряды, служащие для. проверки выполнения некоторых логичеких условий функционирования устрой- ства„ Переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия.

Адрес очередной микрокоманды об- разуется следующим образом; старшие разряды из блока памяти поступают в регистры адреса без изменения,, а младшие модифицируются в зависимости от проверяемых логических условий группой элементов сравнения. Возможна подстановка в регистр адреса кода операции извне„

На фиг.1 приведена функциональная схема устройстваj на фиг.2 - временные диаграммы работы устройства,

Устройство (фиг.1) содержит блок 1 памяти регистр 2 адреса, группу 3 элементов 2И-ИЛИ, коммутатор 4, труп- яу 5 элементов сравнения, первый 6 я второй 7 элементы ИЛИ, одновибрато 8„ шифратор 9е Символами 10о1 и 10.2 обозначены соответственно адресные и управляющие входы устройства„ Симво- лами П, 12, 13.1 . о. 13.k обозначены соответственно выходы микроопераций, старших и младших разрядов адреса блока 1 памяти Символами 14„1-140п обозначена группа пар выходов логи- ческих условий блока 1 памяти. Символом 15 обозначен управляющий выход блока 1 памяти. Символами 16.1-16.п обозначены асинхронные управляющие входы устройства,

Назначение основных элементов асинхронного программного устройства управления (фиг.1) состоит в следующем.

Блок 1 памяти микрокоманд предна- зчачен для хранения микрокоманд, реализуемых устройством, и представляет собой запоминающее устройство статического типа, информация на выходе которого появляется после подачи на его вход адреса и сохраняется на выходе до снятия входного сигнала. С выхода П блока 1 памяти считываются сигналы микроопераций, с выхода 12 - старшие разряды адреса очеред- ной микрокоманды, с выходов 13.l-13.k младшие модифицируемые разряды адреса очередной микрокоманды, на парных выходах 14,1-14„п - коды проверяемых

24

логических условий, причем один каждой пары служит для проверки

наличия изменения значения логического условия с нуля на единицу, а второй - с единицы на нуль, с выхода 15 считывается сигнал окончания микропрограммного цикла.

Регистр 2 адреса предназначен для приема, хранения и выдачи адреса очередной микрокоманды. Запись адреса, поступившего на D-входы регистра 2, осуществляется по заднему фронту первого тактового импульса, поступившего на его вход синхронизации с выхода элемента ИЛИ 6,

Группа 3.1-З.п элементов 2И-ИЛИ предназначена для фиксации момента совпадения значения проверяемого логического условия с заданным.

Сигнал единицы на выходе любого из элементов 2И-ИЛИ группы 3.1-З.п формируется в следующих случаях

На вторые входы элементов И некоторого элемента 2И-ИЛИ группы 3.1-З.п подан код 10, а на соответствующий ему синхронный вход устройства группы 16:1 - 16,п поступает единичный сигнал. I

На вторые входы элементов И некоторого элемента 2И-ИЛИ группы 3.1- З.п подан код 01, а на соответствующий ему асинхронный вход устройства группы 16.1-16.П поступает пулевой сигнал.

Если на вторых входах элементов К произвольного элемента 2И-ИЛИ группы 3.1-З.п единичные сигналы отсутствуют (код 00), то этот элемент 2И-ИЛИ заперт и сигнал единицы «а его выходе не может быть сформирован.

Если на вторых входах элементов К произвольного элемента 2И-ИЛИ группы 3.1-З.п присутствуют единичные сигналы (код 11), то сигнал единицы на его выходе формируется при любом уровне сигнала на соответствующем ему асинхронном входе устройства группы 16.1-16.п.

Таким образом, выходной сигнал 1-го элемента 2И-ИЛИ 3,1 группы Ь; определяется функцией

Ь; - У;х;, + У,-х;а + х{,х,-4, где у. - значение сигнала на асинхронном входе 16.1 устройства;

X;, - значение сигнала на первом выходе пары 14.1 выходов

x (V - значение

логических условий блока 1

памяти;

сигнала на втором

выходе пары 14.1 выходов ло- гических условий блока 1

памяти

Коммутатор 4 адреса предназначен для коммутации на вход регистра 2 адреса очередной микрокоманды. Он осу- ществляет передачу на вход регистра 2 одного из двух адресов, поступающих на его первый и второй информационные входы: соответственно начального адреса микропрограммы и текущего адреса очередной микрокоманды

Управление коммутатором осуществляется сигналом с управляющего выхода 15 блока 1 памяти. Если на выходе 5 блока 1 памяти сформирован единичный сигнал (т„е. присутствует сигнал конца команды), то на первый управляющий вход коммутатора 4 подается сигнал единицы, а на второй нуля. Следовательно, на выход коммутатора 4 коммутируется начальный адрес микропрограммы с его первого информационного входа.

Если на выходе 15 блока 1 памяти единичный сигнал отсутствует, т„е. отсутствует сигнал конца команды, то на первый управляющий вход коммутатора 4 подается нулевой сигнал, а на второй - сигнал единицы,, Следовательно, на выход коммутатора 4 коммутируется текущий адрес очередной микрокоманды с его второго информационного входа.

Группа 5.1-5.к элементов сравнения предназначена для модификации младших разрядов адреса очередной микрокоманды. Выходной сигнал элемента 5Д сравнения группы 5.1-5..П определяется функцией

z а;Ь; + а;Ь; , где а - значение младшего 1-го

разряда адреса (сигнал на первом входе элемента 5,i сравнения);

1ь - значение результата проверки логического условия (назначение группы 3.1-З.п элементов 2И-ИЛИ). Элемент ИЛИ 6 предназначен для формирования управляющего сигнала записью в регистр 2 адреса.

Элемент ИЛИ 7 предназначен для формирования сигнала, свидетельствую,05

0

5

0

5

0

5

5

щего о результатах проверки логических условий„ Сигнал единицы на его выходе появится в случае совпадения значения некоторого логического условия с заданным.

Однбвибратор 8 предназначен для формирования импульса перехода к очередной микрокоманде по окончании проверки логических условий.

Шифратор 9 предназначен для уменьшения числа разрядов в адресе микрокоманды путем преобразования унитарного кода, соответствующего младшим разрядам адреса в двоичный код. В результате этого преобразования разрядность адреса микрокоманды уменьшается на величину & Г2(, где п - общее число проверяемых логических условий.

Шифратор 9 является приоритетным шифратором, что позволяет при поступлении на его вход двух и более единичных сигналов (одновременное выполнение нескольких проверяемых условий) выделить входной сигнал, имеющий наибольший приоритет, и формировать соответствующий ему код.

I

Шифратор 9 может быть выполнен, к

примеру, на микросхеме К500ИВ165.

Устройство работает следующим образом,

В исходном состоянии на выходах регистра 2 адреса и блока 1 памяти за исключением управляющего выхода 15 блока 1 памяти, где присутствует единичный сигнал, информация отсутствует.

По заднему фронту сигнала с входа 10.2 устройства, прошедшего через элемент ИЛИ 6, в регистр 2 записывается адрес начальной микрокоманды. Код адреса поступает с адресных входов 10.1 устройства через коммутатор 4 на информационные входы регистра 2 адреса. Начальный адрес с выхода регистра 2 поступает на адресные входы блока i памяти и на его выходах появляется первая микрокоманда. На выходе 15 блока 1 памяти пропадает единичный сигнал, который разрешает прохождение на D-вход регистра 2 текущего адреса очередной микрокоманды с второго информационного входа коммутатора 4. Текущий адрес очередной микрокоманды формируется следующим образом: старшие разряды берутся с выхода J2 блока 1 памяти, а младшие.

с выходов элементов 5«i-5.k сравнения группы.

При работе устройства возможна проверка одного логического условия или нескольких логических условий, что соответствует ветвлению микрокоманды. Если проверяется 1-е логическое условие, то на соответствующей ему i-й паре выходов группы 14.1-14.n выходов блока 1 памяти формируются коды 01 и Ю, если ожидаемое значение 1-го логического условия соответственно нулевого либо единичного уровня. Если некоторое логическое ус- ловие не проверяется, то на соответствующей ему паре выходов группы 14,,п выходов блока 1 памяти формируется код 00.

Переход к очередной микрокоманде

происходит в тех случаях, если значение проверяемого логического условия совпадает с ожидаемым; значение одного любого из проверяемых логичес- ких условий совпадает с ожидаемым, на какой-либо из пар выходов группы 14.1-14.П блока 1 памяти формируется код 11, что соответствует безусловному переходу к очередной микро- команде,

В этих случаях на выходе соответствующего указанным выше случаем элемента 2И-ИЛИ группы 3,1-З.п формиру- ется единичный сигнал, который через элемент ИЛИ 7 поступает на вход одно- вибратора 8. Одновременно с этим происходит модификация двоичного кода младших разрядов адреса очередной микрокоманды в элементах сравнения группы 5.1-5.k. Одновибратор 8 формирует единичный импульс, по заднему фронту которого в регистр 2 записывается текущий адрес очередной микро- команды с второго информационного входа коммутатора 4. Длительность импульса, формируемого одновибратором 8, больше максимального времени срабатывания элементов 5,l-5.k сравне- ния группы шифратора 9 и коммутатора. 4.

Считывание очередной микрокоманды и ее выполнение аналогичны описан- ным.

По окончании микропрограммного цикла на выходе 5 блока 1 памяти формируется сигнал единицы, и устройство управления возвращается в исходное состояние.

Формула изобретения

Асинхронное устройство для программного управления, содержащее блок памяти, регистр адреса, группу элементов 2И-ИЛИ, причем информационные выходы регистра адреса соединены с адресными входами блока памяти, выходы микроопераций блока памяти являются информационными выходами устройства, выходы логических условий блока памяти соединены с первой группой входов группы элементов 2И-ИЛИ, вторая группа входов элементов 2И-ИЛИ является группой асинхронных входов устройства, отличающееся тем, что, с целью сокращения объема оборудования и повышения гибкости управления, в него введены коммутатор, группа элементов сравнения, первый и второй элементы ИЛИ, одновибра- тор и шифратор, причем адресные входы устройства соединены с первыми информационными входами коммутатора, информационные выходы которого соединены с информационными входами регистра адреса, управляющий вход устройства соединен с первым входом первого элемента ИЛИ, выход которого соединен с управляющим входом записи регистра адреса, выходы шифратора соединены соответственно с вторыми входами элементов сравнения группы, выходы младших разрядов адреса блока памяти соединены с первыми входами элементов сравнения группы, выходы группы элементов 2И-ШШ соединены с входами шифратора и входами второго элемента ИЛИ, выход которого соединен с входом одновибратора, выход которого соединен с вторым входом первого элемента ИЛИ, управляющий выход блока памяти соединен с первым и вторым инверсными управляющими вхо дами коммутатора, вторая группа информационных входов которого объединена с выходами старших разрядов адреса блока памяти и с выходами элементов сравнения группьи

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных системах и АСУ ТП в качестве контроллера. Цель изобретения - упрощение конструктивного исполнения устройства путем перехода к программируемой структуре. Поставленная цель достигается тем, что в известное устройство, содержащее блок памяти, регистр адреса и группу элементов 2И-ИЛИ, введены коммутатор, группа элементов сравнения, первый и второй элементы ИЛИ, одновибратор и шифратор. Сущность новой дисциплины функционирования устройства состоит в следующем: а) каждая микрокоманда в блоке памяти содержит разряды, служащие для проверки выполнения некоторых логических условий функционирования устройства

б) переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия

в) адрес очередной микрокоманды образуется следующим образом: старшие разряды из блока памяти поступают в регистры адреса без изменения, а младшие модифицируются в зависимости от проверяемых логических условий группой элементов сравнения

г) возможна подстановка в регистр адреса кода операции извне. Устройство позволяет осуществлять микропрограммное управление процессами, когда момент перехода к очередному шагу определяется поступлением ожидаемого сигнала на один из асинхронных входов устройства. 2 ил.