Устройство для деления двоичного кода на (2 @ -1) Советский патент 1989 года по МПК G06F7/52 

фие.1

Изобретение относится к области вычислительной техники и может быть использовано в целях формирования адресов оперативных запоминающих устройство средств отображения информации.

Цель изобретения - повышение быстродействия.

На фиг. 1 представлена функциональная схема устройства для деления двоичного кода на (2т-1); на фиг. 2 - алгоритм работы устройства.

Устройство для деления двоичного кода на () содержит накапливающий сумматор 1, регистр 2 сдвига, блок 3 микропрограммного управления, первый 4 и второй 5 элементы И и счетчик 6.

Накапливающий сумматор 1 двухтакто- вый. Разрядность его составляет (л-f-l), перенос осуществляется с m-го разряда.

Регистр 2 сдвига предназначен для занесения в него делимого и сдвига кода делимого.

Элемент И 4 предназначен для фиксации единичного кода остатка от деления. Количество входов элемента И 4 равно т.

Элемент И 5 предназначен для фиксации нулевого кода на выходе (п-т)-х старших разрядов регистра 2 сдвига.

Счетчик 6 служит для определения количества сдвигов, формируемых блоком 3 микропрограммного управления, в зависимости от числа т.

Делимое D представлено «-разрядным двоичным кодом. Делитель d равен (), где т,2,...,т, и выбирается пользователем. Результат определяется целой величиной и остатком. Целое определяется (п - -rn + 1) -и старшими разрядами сумматора 1, остаток определяется т младшими разрядами, . Устройство осуществляет последовательное деление делимого D и незадействованных остатков на 2. При этом имеем

, + 6s,;

(1)

0+&..

Дополнение Д делителя до 2 в данном слу- iae равно единице. Частичные суммы (1) шделяют целую часть S, и остаток 6s, ,S2,...,S,i -значения задействованных величин при делении на 6.s ,6s.,...,6s, - значения остатков задействованных величин;

Si-А 7 -значения величин, не задейст- SL;-А V - вованных при делении на де- литель (2т-1). S,,-uJ

Признаком окончания деления на 2 является нулевая целая часть частичной суммы (1), которая в устройстве контролируется элементом И 5.

Целое и остаток частного определяются суммированием частичных сумм с уче- 5 том переполнения остаточных частичных сумм и анализа полноты остатка.

Переполнение т разрядного кода остатка

(2)

свидетельствует о наличии единицы в остат- п ке частного. Выравнивание частного по переносу осуществляется прибавлением единицы к полученному результату при сложении частичных сумм.

Остаток, равный делителю d

ll...l(3)

есть целое число. Анализ завершается прибавлением единицы к окончательному результату. Контроль остатка производится элементом И 4.

Устройство функционирует в соответствии

с выражениями (I) - (3). Пользователь предварительно выбирает разрядность л делимого, определяет делитель d() и в зависимости от величины т производит коммутацию элементов И 4 и 5.

5 Устройство работает следующим образом (фиг. 2).

При запуске устройства код делимого заносится в регистр 2 сдвига, блок 3 управления производит сброс сумматора I и заносит содержимое регистра 2 сдвигов в

0 сумматор 1.

При равенстве целой части частичной суммы нулю, что фиксируется элементом И 5, анализируется остаток от деления элементом И 4 в соответствии с выражением (3). Если остаток частного равен

5 11...1, блок 3 управления приформировы- вает единицу к содержимому сумматора 1. Процесс деления завершается как и в случае, если остаток частного не равен 11...1. В случае, если целая часть частичной

суммы не равна 00...О, блок 3 управления вырабатывает т импульсов, сдвигающих код в регистре 2 сдвига на т разрядов, после чего содержимое регистра 2 сдвига заносится в сумматор 1, суммируясь с его содержимым.

5 Формирование т импульсов блоком 3 управления производится следующим образом. Осуществляется ввод величины т в счетчик 6, формируется импульс, осуществляющий сдвиг содержимого в регистре 2 сдвига. Блок 3 управления анализирует

0 полное заполнение счетчика 6 единицами 11...1, если заполнения нет, то к содержимому счетчика 6 прибавляется единица, процесс формирования импульса сдвига повторяется до полного заполнения счетчика б единицами 11...1.

5 После сложения блок 3 управления анализирует перенос с яг-го выхода сумматора 1. Если перенос был, то к содержимому сумматора прибавляется единица. Устройство начинает анализировать целую часть частичной суммы, как и при отсутствии переноса.

Формула изобретения

Устройство для деления двоичного кода на (), содержащее накапливающий сумматор, выход которого является выходом устройства, отличающееся тем, что, с целью повышения быстродействия, в него введены регистр сдвига, блок микропрограммного управления, два элемента И и счетчик, информационный вход которого соединен с информационным входом устройства, а выход - с входом формирования частичной суммы блока микропрограммного управления, входы анализа остатка частного целой части частичной суммы которого соединены соответственно с выходами первого и второго элементов И,

входы первого элемента И соединены с инверсными выходами (п-т) -х старших разря дов регистра сдвига (л - разрядность делимого), вход сдвига которого соединен с первым выходом блока микропрограммного

управления, вход пуска которого соединен с входом пуска устройства и входом записи регистра сдвига, выход которого соединен с информационным входом накапливающего сумматора, выход переноса которо0 го соединен с входом частного выравнивания блока микропрограммного управления, второй выход которого соединен с управляющим входом накапливающего сумматора, вход младшего разряда которого соединен с входом единичного потенциала устройства, выходы m младших разрядов сумматора соединены с входами второго элемента И, третий и четвертый выходы блока микропрограммного управления соединены соответственно с входом записи и счетным входом счетчика.

5

Изобретение относится к вычислительной технике и может быть использовано для формирования адресов оперативных запоминающих устройств средств отображения информации. Цель изобретения - повышение быстродействия. Устройство содержит накапливающий сумматор 1, регистр сдвига 2, блок 3 микропрограммного управления, первый 4 и второй 5 элементы И и счетчик 6. Сокращение времени выполнения операции деления достигается за счет уменьшения сдвиговых операций. 2 ил.

нет