Запоминающее устройство Советский патент 1989 года по МПК G11C11/00 

16

15

4 00 СО 4 СО ГС

Изобретение относится к вычислительной технике и может быть использовано при построении накопителей дисплейного оперативного запоминаю- щего устройства с малым временем доступа при записи информации и пред-- назначенпого для накопления, буферного хранения битовой карты изображения, синтезированного ЭВК или графи- ческим процессором, и регенерации изображения на экране телевизионного монитора,

Цель изобретения - повышение быстродействия путем сокращения среднего времени доступа при записи сформированной битовой карты графического изображения в дисплейное запоминающее устройство.

Иа чертеже схематически приведено предлагаемое запоминающее устройство.

Устройство содержит регистр 1, первый коммутатор 2, N одноразрядных накопителей 3 динамического типа, дешифратор 4, второй коммутатор 5, N элементов II б. На чертеже обозначены также: первый 7 и второй 8 входы обращения устройства, вход 9 управления подключением адреса, первый вход 10 задания режима, третий 11 вход зада- пия режима, входы 12 задания режима, второй 13 вход задания режима, информационный 14 вход устройства, информационные 15 выходы устройства, адресные 16 входы устройства. Устройст- во содержит m адресных входов А1,.«.,

АК AMI А р; / (+) ,. . , Лми, Л (адресуемое пространство битовой карты графического изображения составляет 2т), при этом выводиться на отоб-- ражение может только часть или вес указанное пространство графического изображения в зависимости от формата кадра и разрешающей способности растрового монитора. Младшая группа ад- ресов А ,. . , , Л ц обеспечивает доступ к отдельному одноразрядному накопителю 3. Остальные разряды адреса А К4, ,. .. ,Ат адресуют указанные слова в прямоугольных координатах X, Y би- товой карты изображения: группа адресов А1 ,. .. , А{ соответствует координате X, a A ff,,. . . , Am - координате Y, причем расчет битовой карты изображения графическим процессором или ЭВМ производится поэлементно в указанных прямоугольных координатах. Взаимно однозначное соответствие между множествами адресных пространств

предлагаемого устройства и группы одноразрядных накопителей динамического типа установлено следующим образом: группе адресных входов строки RAS (в порядке возрастания) соответствуют адресные входы А к, ,. . . , Аг; Ат группе адресных входов столбца CAS соответствуют А , ,. . . , А т, , причем в регенерации информации в на- когштеллх участвуют k+1,...,1 разряды адресных входов устройства.

Устройство работает следующим образом.

Режим считывания. В режиме считывания информации на отображение обращение производится одновременно ко всем одноразрядным накопителям 3, при этом адрес слова, подлежащего выводу на отображение, поступает на группу адресных входов 16 устройства A fc+1, . . . 5 А„,. По входу 9 устройства первый коммутатор 2 подключает информационные входы второй группы к соответствующим адресным входам накопителей 3. Прием адреса в накопители 3 производится по сигналу строба адреса строки, поступающему на второй управляющий вход 8 устройства. Затем по входу 9 устройства первый коммута- чор 2 подключает информационные входы первой группы к соответствующим адресным входам указанных накопителей 3, и прием адреса в накопители 3 производится по сигналу строба адреса

столбца, поступающему на первый вход 7 обращения устройства. Считывание слова данных на отображение осуществляется с информационных выходов 15 устройства. В режиме считывания на вход 10 задания режима устройства сигнал разрешения записи не подается (неактивное состояние). В режиме считывания на отображение производится последовательный перебор адресов по группам / к+, ,. . . , Af; А {+, ,. . . , Ам, при этом регенерация накопителей осуществляется за время выдачи одной строки растра изображения.

Режим записи. Блочная запись.

Из подготовленного массива битовой карты изображения данные в виде слов (блоков) поступают на входы 12 задания режима устройства и по сигналу на втором управляющем входе 13 устройства записываются в регистр 1, с выхода которого данные подаются на информационные входы второй группы второго коммутатора 5 и по сигналу с

управляющего входа 11 устройства поступают на вторые входы соответствующих элементов И 6, являясь маской сигнала разрешения записи, поступающего на вход 10 задания режима устройства. Значение записываемых данных (0 или 1), т.е. изменение содержания битовой карты изображения, опФормула изо 5 р е т е н и я Запоминающее устройство, содержащее регистр, первый коммутатор, N одноразрядных накопителей динамического типа, одноименные входы стробов адреса столбца и строки которых объединены и являются соответственно первым и вторым входами обращения уст

Изобретение относится к вычислительной технике и может быть использовано при построении накопителей дисплейного оперативного запоминающего устройства с малым временем доступа при записи информации, предназначенного для накопления, буферного хранения битовой карты изображения, синтезированного ЭВМ или графическим процессором, и регенерации изображения на экране телевизионного монитора. Цель изобретения - повышение быстродействия устройства. Устройство содержит регистр 1, первый коммутатор 2, N одноразрядных накопителей 3₁-3_N динамического типа, дешифратор 4, второй коммутатор 5, N элементов И 6₁ - 6_N. Повышение производительности при блочной записи достигается благодаря использованию режима страничной записи в одноразрядные накопители. 1 ил.

ределяется состоянием информационного-|0 ройства, адресные входа накопителей входа 14 устройства. Повышение произ- объединены н соединены с выходом пер- водителыюстн при блочной записи до- вого коммутатора, управляющий вход стигается в результате использования которого является первым входом уп- режима страничной записи в однораз- равлення подключением адреса устрой- рядные накопители. Адресный доступ к15 ства, о т л и i а ю щ е е с я тем, накопителям 3 осуществляется аналогично режиму считывания, при этом, зафиксировав в первом цикле записи адрес строки RAS одноразрядных накопителей 3, в последующие циклы записирд входам записи-чтения соответствующих производится только перебор адресов накопителен, выходы которых являются группы адреса столбца CAS накопите- информационными выходами устройства, лей 3 (при неизменном адресе строки), информационные входы накопителей причем второй управляющий вход 8 уст- объединены и являются информационным ройства находится в активном состоя-25 входом устройства, первые входы всех

что, с целью нов 1шения быстродействия устройства, в него введены дешифратор, второй комкутатои н N элементов Н, выходы которых подключены к

нии, а первый коммутатор 2 по управляющему входу 9 устройства подключает группы адресных входов 16 , ..., Ам, устройства к соответствующим адресным входам накопителей 3,

Поэлементная запись. Адрес элемента в прямоугольных координатах X, Y подается на группу адресных входов 16 устройства А „,..., Ат, при этом обращение к выбранному слову осуществляется аналогично режимам считывания и блочной записи, а доступ к конкретному элементу выбранного слова производится по группе младших разрядов

35

элементов И объединены и являются первым входом задания режима устройства, выходы второго коммутатора соединены с вторыми входами соответст30 вующих элементов И, информационные входы первой группы второго коммутатора соединены с выходами регистра, информационные входы которого являются входами группы задания режима устройства, вход синхронизации регистра является вторым входом задания режима устройства, входы дешифратора являются адресными входами первой группы устройства, выходы дешифратора

/,,..., А

кадресных входов 16 устройства. Указанный адрес поступает на входы дешифратора 4 и далее позиционный код выбранного элемента по управляющему входу 11 устройства вторым коммутатором 5 подается на вторые входы элементов И 6 в виде маски для сигнала разрешения записи, подаваемого на вход 10 задания режима устройства.

ройства, адресные входа накопителей объединены н соединены с выходом пер вого коммутатора, управляющий вход которого является первым входом уп- равлення подключением адреса устрой- ства, о т л и i а ю щ е е с я тем, входам записи-чтения соответствующих накопителен, выходы которых являются информационными выходами устройства, информационные входы накопителей объединены и являются информационным входом устройства, первые входы всех

что, с целью нов 1шения быстродействия устройства, в него введены дешифратор, второй комкутатои н N элементов Н, выходы которых подключены к

5

элементов И объединены и являются первым входом задания режима устройства, выходы второго коммутатора соединены с вторыми входами соответст0 вующих элементов И, информационные входы первой группы второго коммутатора соединены с выходами регистра, информационные входы которого являются входами группы задания режима устройства, вход синхронизации регистра является вторым входом задания режима устройства, входы дешифратора являются адресными входами первой группы устройства, выходы дешифратора

Q соединены с информационными входами второй группы второго коммутатора, вход управления которого является третьим входом задания режима устройства, информационные входы первой

5 гРУппы первого коммутатора являются адресными входами второй группы устройства, информационные входы второй группы первого коммутатора являются адресными входами третьей группы устройства.