Арифметическое устройство цифрового дифференциального анализатора Советский патент 1962 года по МПК G06F7/64 

Известны арифметические устройства цифровых дифференциальных анализаторов последовательного типа, содержащие одноразрядные сумматоры и вентили. Известные цифровые дифференциальные анализаторы (ЦДЛ) работают в различных системах счисления - двоичной или двоично-десятичной. Однако арифметические и логические устройства этих ЦДЛ резко различны, что исключает переход внутри ЦДЛ от счета по Одной Системе счисления к счету по другой.

В предлагаемом устройстве для обеспечения перехода от счета по двоичной системе счисления к счету по двоично-десятичной при выполнении действий в интеграторах применена схема коррекции результата на «3 при наличии десятичного переноса и-на при его отсутствии. Схема состоит из четырех вентилей, одной собирательной схемы и триггера признаков системы счисления, единичный выход .которого (ТПС), соединенный со схемой коррекции, связан со входом через один из вентилей одноразрядного сумматора.

На ф-иг. 1 показана схема суммирования чисел; на фиг. 2 - таблица, поясняющая выбор временных импульсов, i-выполняющих -коррекцию.

Сложение кодов выполняется в следующей последовательности. Сначала производится сложение цифр каждого десятичного разряда как двух четырехразрядных двоичных чисел. Сложение выполняется одноразрядным сумматором (Сма}. После сложения десятичных цифр как двоичных кодов производится коррекция результата, для чего используется второй сумматор (Смб).

Коррекция производится по следующему правилу. Если перенос из .десятичного разряда (из четвертого двоичного разряда) отсутствует, то к полученной сумме прибавляется число «13 (код 1101). Если перенос имеется, то к полученной сумме прибавляется число «3 (код ООН).

ль 1Ш96Г)-2

/JeficTBHf коррекции пронзволпгся от дополнительных временных импу-тьсов, чередующихся с интервалом в 4 такта (4 т). Когда производится вычитание, прием кода пычитпемого на второй вход сумматора Сма (вход R) производится с иппертнрованием двоичных разрядов. Управление инвертированием определяется состоянием запоминающей ячейки 7 i (триггер сло.жения и вычитания).

На фиг. I обозначены также вентили и линии задержки т, а также триггер тгрианлков системы счисления ГЯС, входящий в схему коррекции.

Предмет изобретения

Арифметическое устройство цифрового дифференциального анализатора последовательного типа, содержащее одноразрядные сумматоры и вентили, от л ич а КЩеес я-тем, что, с целью обеспечения перехода от Счета в двоичной системе счисл1М1ия к счету по двоично-десятичной системе без изменения остальных устройств анализатора, в нем применена схема коррекции результата на «3 при наличии десятичного переноса и на «13 при его отсутствии, состоящая из четырех вентилей, олной собирательной схемы и триггера признаков системы счисления, единичный выход которого через один из вентилей, соединенный со схемой коррекции, Связан со входом одн0ра.зрядного сумматора.

12

Cu5

Коррикции

:

- % Т

1

-8lti I

Т I

we

Признак„ДС

. j

vuti