Одноразрядный десятичный сумматор- ВычиТАТЕль Советский патент 1981 года по МПК G06F7/50 

(54) ОДНОРАЗРЯДНЫЙ ДЕСЯТИЧНЫЙ СУММАТОР-ВЫЧИТАТЕЛЬ

1

Изобретение относится к вычислительной технике и предназначено для арифметического суммирования-вычитания двоично-десятичных кодов чисел.

Известен десятичный одноразрядный сумматор, содержащий двоичный сумматор для получения нескорректированной суммы, а также корректирующий двоичный сумматор и схему образования переноса l .

Недостатком такого сумматора является то, что в нем невозможно производить прямое вычитание. Для.возможности получения результата вычитания необходимо дополнительное преобразование одного из операндов в дополнительный код, что снижает быстродействие устройства.

Наиболее близким по технической сущности к предлагаемому является одноразрядный десятичный сумматорвычитатель, содержащий двоичный сумматор-вычитатель для получения нескорректированного значения суммы или разности, .блок коррекции, в качестве которого используется двоичный сумматор, блок формирования переноса, управляющие шины и логические элементы, служащие для управле.ния коррекцией .

Недостатком такого сумматора является сравнительно большое количество оборудования, используемое, в частности, для построения блока коррекции f

Цель изобретения - уменьшение количества оборудования.

Поставленная цель достигается тем, что одноразрядный десятичный суммаoтор-вычитатель, содержащий четырехразрядный сумматор-вычитатель, блок формирования десятичного переноса и блок коррекции, причем информационные входы двоичного сумматора-вычи5тателя подключены к входам первого и второго операндов, переноса и заема десятичного сумматора-вычитателя, управляющие входы двоичного сумматора- вычитате ля и блока Нормирова0ния десятичного переноса подключены к управлянждам шинам сложения и вычитания, выход первого разряда двоичного сумматора-вычитатеЛя подключен к первому разряду выхода суммы деся5тичного сумматора-вычитателя, второй, третий и четвертый разряды выхода суммы десятичного сумматора-вычитателя подключены к первому, второму и третьему выходам блока коррекции соответственно, входы блока фор0

мирования десятичного переноса сое.инены с выходом переноса двоичного сумматора-вычитателя и выходами его второго, третьего и четвертого разрядов , а выход подключен к выходу переноса десятичного сумматора, первый, второй, третий и четвертый входы блока коррекции подключены к выходам второго, третьего, четвертого разрядов двоичного сумматора-вычитателя и выходу переноса двоичного сумматора-вычитателя, при этом блок коррекции содержит первый полусумматор и одноразрядный двоичный сумматор, первый вход первого полусумг 1атора подключен к первому входу блока коррекции, второй вход которого подключен к первому входу одноразрядного двоичного сумматора, второй вход которого подключен к выходу переноса полусумматора, выход суммы которого подключен к первому выходу блока коррекции, второй выход которого подключен к входу суммы одноразрядного двоично1 о сумматора, пятый и шестой входы блока коррекции подключены к выходам заема и инверсии заема из четвертого разряда двоичного сумматора-вычитателя, а первый и второй управляющие входы - к шинам сложения и вычитания соответственно, выход заема из четвертого разряда двоичного cy Iмaтора-вычитателя подключен к выходу заема десятичного сумматора, при этом блок коррекции содержит второй полусумматор, два элемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключены к третьему входу блока коррекции и выходу переноса одноразрядного сумматора блока коррекции, входы первой группы входов первого элемента И-ИЛИ-НЕ подключены к .третьему и шестому входам блока коррек., ции, входы второй группы входов первого элемента И-ИЛИ-НЕ подключены к третьему и пятому входам блока коррекции и выходу переноса одноразрядного сумматора, перва.я группа входов второго Элемента И-ИЛИ-НЕ подключена к выходу инверсии суммы второго полусумматора и первому управляющему входу блока коррекции, вторая группа входов второго элемента И-ИЛИ-НЕ подключена к выходу первого элемента И-ИЛИ-,НЕ к второму управляющему входу блока коррекции, входы элемента ИЛИ блока коррекции соединены с четвертым и пятым входами первого полусумматора блока коррекции, выход второго элемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции.

На чертеже показана функциональная схема одноразрядного десятичного сумматора-вычитателя.

Входы первого и второго операндов 1 и 2 и входы переноса 3 и заема 4 десятичного сумматора-вычитателя подключены к информационным входам, а управляющие шины 5 и 6 - к управляющим входам двоичного сумматора-вычитателя 7, выполненного на четырех одноразрядных сумматора}с-вычитателях 8-11. Входы блока. 12 (ьормирования десятичного переноса, выполненного на элементе И-ИЛИ, соединены с вькодом переноса сумматора-вычитателя 7 и с выходами трех его старших разрядов. Блок 13 коррекции содержит полусумматор 14, элемент ИЛИ 15, одноразрядный сумматор 16, элемент И-ИЛИ-НЕ 17, полусумматор 18 и элемент jI-ИЛИНЕ 19. Выход заема двсэичного сумматора-вычитателя 7 соединен с выходом заема 20, а выход блока 12 формирования десятичного переноса с выходом переноса 21 десятично О сумматоравычитател.я.

Выходы первого, втброго, третьего

суммы 22-25

и четвертого разрядов

десятичного сумматора--вычитателя соединены соответственно

с выходом младшего разряда двоичного сумматора-вычитателя 7, полусумматора 14, одноразрядного сумматора 16 и элемента И-ИЛИ-НЕ 19 (выходы полусумматора 14, одноразрядного сумматора 16 и элемента И-ИЛИ-НЕ 19 образуют соответственно первый, второй и выходы блока 13 коррекции), j .

Сумматор-вычитатель работает следующим образом.

Два числа в параллельном коде 8-4-2-1 поступают на ходы 1 и 2, а сигналы переноса и заема на входы 3 и 4. При выполнении сложения на управляющей шине 5 ycTatавливается уровень 1, а при выг:олнении вычитания уровень 1 устанавливается на управляющей шине 6. |

Результат двоичиогс сумматора-вычитателя 7, полученный

на выходах одноразрядных сумматоров |-вычитателей

8-11 подается на входь блока формирования десятичного переноса 12 и блока 13 коррекции, значение суммы одноразрядного сумматора-вычитателя 8 поступает непосредственно на выход 22 десятичного сумматорапвычитателя. При сложении и вычитании чисел может иметь место нарушение |кода на выходе двоичного сумматора-вьмитателя 7, например, при получении на его выходе числа более 9. На рушение кода наблюдается также при |воэникновении сигнала заема или переноса из одноразрядного сумматора-вычитателя 11. Во всех этих случаях нарушения кода на выходе двоичного сумматора-вычитателя 7 устраняются с. помощью блока 13 коррекции. .Например, при выполнении операции сложения в случае блоком 12 формирования десятичного переноса вырабатывается ко 0110 (6), Который прибавляется бйоком коррекции к значению кода двЬичного сумматора-вычитателя 7. Есл выполняется операция вычитания и и «1еется сигнал заема из одноразрядногр сумматоравычитэтеля 11, то блоком 13 коррекци в этом случае прибавляется к получен ной разности код 1010(10). Если нет нару1аения кода на вьаходе двоичного сумматора-вычитателя 7, то блок 13 коррекции во всех случаях к значению кода двоичного сумматора-вычитателя прибавляет код 0000(0), Результат вычисления вьвдается на аыходах 22-25 Путем простых соединений входных и выходных цепей заема и переноса мо но строить многоразрядные десятичные сумматоры-вычитатели. Основным отличием предлагаемого десятичного сумматора-вычитателя от известного является иное построение старшего разряда блока 13 коррекции (на полусумматоре 18 и двух элементах И-ИЛИ-НЕ 17 и 19), что приводит к некоторой экономии оборудования. Формула изобретения Одноразрядный десятичный сумматор вычитатель, содержащий четырехразрядный сумматор-вычитатель, блок фор мирования десятичного переноса и бло коррекции, причем инЛ)орм 1ционные вхо ды двоичного сумматора-вычнтателя подключены к входам первого и второго операндов, переноса и заема десятичного сумматора-вычитателя, управляивдие входы двоичного сумматоравычитателя и блока формирования десятичного переноса подключены к управляоощим шинам сложения и вычитания, выход первого разряда двоичного сумматора-вычитателя подключен к пер вому разря;п(у выхода, суммы десятичного сумматора-вычитателя, второй, тре тий и четвертый разряды выхода суммы десятичного сумматора-вычитателя подключены к первому, второму и третьему выходам блока коррекции соответственно, входы блока Лормировамия десятичного переноса соединены с выходом переноса двоичного сумматоравычитателя и выходами его второго, третьего и четвертого разрядов/ а. вы ход подключен к выходу переноса десятичного сумматора, первый, второй третий и четвертый входы блока корре ции подключены к выходам второго, третьего, четвертого разрядов двоичного сумматора-вычитателя и выходу переноса двоичного сумматора-вычитателя, при этом блок коррекции содержит первьШ полусумматор и одноразрядный двокчйый су матор, первый вход первого полусумматора подключен к первому входу блока коррекции, второй вход которого подключен к первому входу одноразрядного двоичного сумматора, второй вход которого подключен к выходу переноса полусумматора, выход сум1УЫ которого подключен к первому выходу блока коррекции, второй выход которого подключен к входу суммы одноразрядного двоичного сумматора, отличающийся тем, что, е целью уменьшения количества оборудования, пятый и шестой входы блока коррекции подключены к выходам эаема и инверсии заема из четвертого разряда .двоично ;о суьФ4атора-вычитателя, а первый и второй управляющие входал - к шинам сложения и вычитания соответственно, выход заема из четвертого разряда двоичного су далатора-вычитателя подктаочен к выхояУ заема десятичного сумматора, при этом блок коррекции содержит второй полусумматор, два элемента И-ИЛИ-НЕ и элемент ИЛИ, входы второго полусумматора подключены к третьему входу блока коррекции и выходу переноса одноразрядного сумматора блока коррекции, входы первой группы входов первого элемента И--ИЛИ-НЕ подключены к третьему и шестому входам блока коррекции, входы второй групгал входов первого элемента И-ИЛИ-НЕ подключены к третьему и пятому входам блока коррекции и выходу переноса одноразрядного сумматора, первая группа входов второго элемента И-ИЛИ-НЕ подключена к выходу инверсии сумква второго полусумматора и первому управляющему входу блока коррекции,, вторая группа входов второго элемента И-ИЛИ-НЕ подключена к выходу первого элемента И-ИЛИНЕ и вт орому управляющему входу блока коррекции, входы элемента ИЛИ блока коррекции соединены с четвертым и пятым входами первого полусумматора блока коррекции, выход второго элемента И-ИЛИ-НЕ подключен к третьему выходу блока коррекции.. Источники информации, принятые во внимание при экспертизе 1.Карцев М. А. Арифметика цифровых машин. М,, Наука, 1968, с. 168170, рис. 2-16. 2.Авторское свидетельство СССР по заявке № 2159947/18-24, кл. G Об F 7/50, 1975 (прототип).