Отсчетное устройство Советский патент 1978 года по МПК G06F7/38 

(54) ОТСЧЕТНОЕ УСТРОЙСТВО

-.. . ; Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах программного управления, вычислительных машинах и цифровых измерительных приборах. Иавестны отсчетные устройства, содержа. щие соединенные в коЛьцо блоки регистра и сумматора в которых операции отсчета, ввода и сравнения кодов нескольких независимых чисел и их вывод иа индикацию осуществляются путем коммутации соответствующих .шии блока Тактового распределения 1. ОднаКб акие устройства сложны. Наиболее близким техническим решением к изобретению является отсчетное устройство, содержащее сумматоры первЬй и второй ступени, блок регистров, блок управления коррекцией, триггер переноса, блок цифровой иидикацни : и раепределнтель, первь1Й выход которого соединен с дииамнческими входами триггера переиосов и. блока регистров. Второй, третий и четвёртый выходы распределителя соединены соответственно с тактовымн входами блока вво.да информаиии, блока управления коррекцией И блока цифровой индикации. Разрядные вхо. ды последнего соёдннёны с соответствующиlifH выходами блока регистров и через сумматор первой ступени со входами сумматора второй ступени н информацнонными входами блока управления коррекцией, а выход переиоса сумматора первой ступени через блок управления коррекцией соединен с первым управляющим входом сумматора второй ступеии и триггера переноса, выход которого соедииеи с управляющим входом сумматора -первой ступени. Информационные входы сумматора первой ступени поразрядно соединены с выходами блока Ввода информацнн12} ФуНкцнональные возможностн такого устройства ограничены, так как оно не обеспёчнвает одновременного отсчета чисел, представленных в разлнчных системах счислення, например, при представленни одной части разрядов в двоично-десятичном, а другой - в двойчио шестиричном кодах (например, при отсчете времени). Целью изобретения является расщнрение функциональных возможностей, т. е. возможность одновременного отсчета чисел, представленных в различных системах счислення. Поставленная цель достигается . тем, что в предложенное устройство введены блоки управления коррекцией, информационные входы которых Поразрядно соединены с соответствующимн выходами сумматора первой ступени. Тактовые входы блоков управления коррекци ей соединены с пятым выходом распределителя, а их выУоды подключены к дополнительным входам триггера переносов и сумматора второй ступени. Входы переноса последующего блока управления коррекцией соединены с соответствующим выходом переноса предыдуще- го блока управления коррекцией. На чертеже представлена структурная схемз отсчетного устройства. Отсчетное устройство содержит сумматоры первой и второй ступеней I и 2 соответственно, блок-регистров 3, блок управления коррекцией 4, переносов 5, блок ввода информации б, распределитель 7. блок цифровой индикации 8, и дополнительные блоки управления коррекцией 9. сумматоры 1 и 2 представляют собой параллельные двоичные сумматоры с числом разрядов, равных максимальному числу двоичиых разрядов используемого кода. Сумматоры I предназначены АЛЯ суммирования в двоичном коде, а сумматоры 2 - для преобразования иолучеиной суммы в .двоичио-десятичный код. Блок регистров 3 предназначен для хранения кодов чисел ;В процессе их кольцевой циркуляции. Число регистров равио числу разрядов параллельного кода, а длина каждого из них определяется суммарным числом разрядов последовательных кодов. . Блоки .управления коррекцией 4 и 9 представляют собой Дешифраторы чисел, большие, чем рсиование системы счисления и равные ему.. Блок ввода ниформацив 6, предназиачеи для ввода в отсчетное устройство число-импульсного, параллельно-последовательного и других кодов. Импульсы с выхода тактового генератора распределителя 7 используются как импульсы сдвига блока регистров 3 и записи числа в триггер переиоса 5. .Блок индикации 8 содержит послёдовател ьно соединенные дешифратор и коммутатор цифровых иидикаторов, тактируемых ь режиме динамической индикации jpacnpeAeлителем 7. Первый выход распределителя 7 соединен с динамическими входами триггера переносов 5 и блока регистров 3, второй, третий и четверть1й выходы соответственно с тактовыми входами блока ввода информации 6, блока управления коррекцией 4 и блока цифровой индикации 8, Разрядные входы блока 8 соединены с соответствующими выходами блока регистров 3 и через сумматор 1 со входами сумматора 2 и информационными входами блока управления коррекцией 4. Выход переноса сумматора I через блок управления коррекцией соединен с первыми управляющими входами сумматора 2 и триггера переносов 5. Выход триггера переносов5 соединен с управляющим входом сумматора, а информационные входы cvMMaTooa I поразрядно соединеиы с выхоционные входы блоков управления коррекцией 9 поразрядно соединены с соответствук)щиNW выходами сумматора 1. Тактовые входы блоков управления .коррекцией 9 соединены с пятым выходом рапределителя 7, а их выходы подключены к дополнительным входам триггера переносов 5 и сумматора 2. Входы переноса последующего блока управления коррекцией соединены с соответствующим выходом переноса предыдущего блока управления коррекцией. Код чисел из блока регистров 3 Н числа, вводимые через блок ввода информации 6, суммируются в блоке сумматоров 1 поразрядно. При это сумма в двоичном коде поступает на сумматоры 2 и иа входы блоков управления коррекцией 4 и 9. Пусть в процессе циркуляции кода число в соответствии с импульсами тактового распределителя 7 в тактах от m до (т + к): представлеИо в двоично-десятичном коде, а в тактах от (т + к + ) до (т + д) - в двоичнощестеричном коде. В соответствни с этим блок управления коррекцией 4 работает в тактах от m до (т -f к), а блок управления коррекцией 9 - в тактах от (т с.-1г 1) до (ш + д). Г1ри алгебраическом сложении чисел в кодах, отличных от двоичного, могут быть получены числа, большие, чем основание системы счисления или равные ему. Прн этом иеобхо; димо провести коррекцию результ.ата: иапример, в двоично-десятичном коде прибавить к полученной сумме число «6, в двоичио-щестиричиом - число «10 и выработать сигиал переиоса. Блок управления коррекцией 4 вырабатывает число «6, а первый блок управления коррекцией 9 - число «10 и остальные соответствующие числа в других системах счисления. В общем случае число для коррекции выражается двоичным дополнитель1шм кодом основания системы счисления. На выходе сумматоров 1 никогда ие могут быть получены числа, большие, чем удвоенное основание системы счисления или равные ему. Предложеинре устройство позволяет производить одновременный отсчет чисел, представленных в различных системах, счисления, что существеиио расширяет его фуикциоиальные йозможиости. Формула изобретения Отсчетиое устройство, содержащее сумматоры первой к второй ступеней, блок регистров, блок управления коррекцией, триггер переносов, блок, цифровой индикации и распределитeJ|ь, первый выход которого соединен с динамическими входами триггера переносов и блока регистров, второй, третий и четвертый выходы распределителя соединены соответственно с тактовыми входами блока ввода информации, блока управления коррекцией и блока цифровой индикации ., разрядные входы последнего соединеиы с соответствующими выивпоч ovMMflTon пепвой ступени-со входами сумматора второй ступени и Иi1фopмaциoнными входами блока управления коррекцией, а выход переноса сумматора первой ступени через блок управления коррекцией соединен с первым управляющим Екодом сумматора второй ступени и триггера переносов, выход которого соединен с управляюи1нм входом сумматора первой ступени, а информационные входы сумматора первой ступени поразрядно соединены с выходами блока ввода информации, отличающееся тем, что, с целью расширения функциональных возможностей - одновременного отсчета чисел, предаавлениых в различных системах счисления, в устройство дополнительно введены блоки управления коррекцией, информационные входы которых поразрядно соединены с соответствующими выходами сумматора первой ступени; тактовые входы блоков управления коррекцией соединены с пятым выходом распределителя, а их.выходы подключены к дополнительным входам триггера переносов и сумматора второй ступени; входы переноса последующего блока управления коррекцией соединены с соответствуюгцим выходом переноса предыдущего блока управления коррекцией.

Источники информации, принятые во внимание при экспертизе:

I. Гитис Э. И. Преобразователи информации для электронных цифровых вычислитель№1х устройств. М., «Энергия, 1970, с 221. рис. 5.5. 2. Авторское свидетельство СССР № 548858,

кл. G Об F 7/38, 1974.