Устройство для записи цифровой информации Советский патент 1989 года по МПК G11B20/10 

о

О)

со

Изобретение относится к накоплению информации и позволяет повысить плотность записи информации на магнитный носитель путем предварительной записи шестиразрядной группы цифровой информации во второй сдвигающий регистр 11, из которого три младших разряда считываются в статический регистр 13, а три старших разряда перекодируются вторым кодопреобразователем 14 в восьмиразрядный код. Этот код записывается в первый сдвигающий регистр 5, в который вписывается информация также с выхода коммутатора 6 и с выхода формирователя 7 сигнала обратной связи. Выходной сигнал первого сдвигающего регистра 5 перекодируется первым кодопреобразователем 3 в сигнал треугольной формы, который усиливается усилителем 2 записи. 1 з.п. ф-лы, 6 ил.

фаг. /

Изобретение относится к т ехкике накопления информации, а именно к устройствам для записи цифровой информации.

Цель изобретения - повьпиеиИе плотности записи информации на магнитный носитель записи.

На фиг. 1 приведена функциональная схема устройства для записи цифровой информации; на фиг. 2-5 - принципиальные схемы первого кодопреобразователя, синхронизатора, преобразователя кода и формирователя сигнала обратной связи на фиг. 6 - временные диаграммы работы устройства.

Устройство для записи цифровой информации содержит последовательно соединенные магнитную головку 1, усилитель 2 записи и первый кодопреобразователь 3, включающий счетньй триггер 4 и подключенный первым входом к выходу соответствующих разрядов первого сдвигающего регистра 5, Выходы его первых разрядов подсоединены к соединенным между собой входам коммутатора 6, соединенного выходом с первым промежуточным входом первого сдвигающего регистра 5, и входам формирователя 7 сигнала обратной связи, соединенного выходом с первым входом первого сдвигающего регистра 5. Первый сдвигающий регистр 5 подключен вторым входом к первому выходу синхронизатора 8, содержащего первый делитель 9 частоты подключенный входом к входу синхронизатора 8 и шине 10 синхронизации 8. Устройство также содержит второй сдвигающий регистр 11, подключенный входом к шине 12 информации, синхронизирующим входом - к второму выходу синхронизатора 8 и первыми выходами через статический регистр 13 - к управляющему входу коммутатора 6. Кроме того, устройство для записи цифровой информации содержит второй кодопреобразователь 14, подключенный выходом к второму промежуточному входу первого сдвигающего регистра 5, входом управления - к соединенным между собой входу управления статического регистра 13 и третьему выходу синхронизатора 8 и вхо- цами - к вторым выходам второго сдвигающего регистра 11. Синхронизатор 8 дополнительно содержит второй де

0

5

0

5

0

5

0

5

литель 15 частоты, подключенный входом к входу синхронизатора 8, и третий делитель 16 частоты, подсоединенный входом к выходу второго делителя

15частоты, являющегося вторым выходом синхронизатора 8, и выходом к установочному входу первого делителя 9 частоты и третьему выходу синхронизатора 8. При этом первый кодо-. преобразователь 3 дополнительно содержит преобразователь 17 кода, входы которого являются первым входом первого кодопреобразователя 3, регистр 18 памяти, подключенный входами к выходам преобразователя 17 кода, управляющим входом - к второму.входу первого кодопреобразователя 3 и выходу последнего разряда первого сдвигающего регистра 5, цифроанало- говый преобразователь 19 и интегратор 20, выход которого является выходом первого кодопреобразователя 3. . Цифроаналоговый преобразователь 19 включен между выходом регистра 18 памяти и первым входом интегратора 20, второй вход которого через счетный триггер 4 подключен к третьему входу первого кодопреобразователя 3 и,к первому выходу синхронизатора 8.

При другом методе формирования сигнала записи цифровой информации первый кодопреобразователь 3 содержит преобразователь 21 кода, входы которого являются первым входом первого кодопреобразователя 3, регистр 22 памяти, соединенный управляющим входом с вторым входом первого кодопреобразователя 3 и подключенный входами к выходам преобразователя 21 кода, Сумматор 23, подсоединенный первый входом к выходу регистра 22 памяти, вторым и третьим входами - к третьему и четвертому входам первого кодопреобразователя 3, первым выходом через счетный триггер 4 - к четвертому входу сумматора 23, и Цифроаналоговый преобразователь 24, включенный между вторым выходом сумматора 23 и выходом первого кодопреобразователя 3, При этом синхронизатор 8 содержит дополнительно четвертьй делитель 25 частоты, подключенный входом к выходу первого делителя 9 частоты, установочным входом - к выходу третьего делителя

16частоты и выходом - к четвертому выходу синхронизатора 8, подключенного к четвертому входу первого кодопреобразователя 3. Кроме того, преобразователь 17 кода выполнен на элементе НЕ 26 и элементах И 27 и 28, а формирователь 7 сигнала обратной связи на элементах И 29 и 30 и элементе ИЛИ 31.

Устройство для записи цифровой информации обеспечивает запись цифровой информации сигналом с информационной емкости 1,5 бит на минималь- ньй период сигнала, причем спектр самого сигнала существенно сужен по сравнению с обычным сигналом типа БВНМ с аналогичной структурой.

Формирование сигнала записи осуществляется путем разбиения исходной цифровой информации на шестиразрядные группы, подвергаемые перекодированию в восьмиразрядный код, не содержащий более двух нулей подряд. Одновременно осуществляется второй этап кодирования, в результате которого получают четьфехразрядные двоичные коды. Эти коды преобразуются в ступенчатое напряжение циф- роаналоговым преобразователем 19 и затем в пилообразное напряжение на аналоговом интеграторе 20. В случае цифрового формирования сигнала записи полученные трехразрядные коды многократно суммируются на цифровом сумматоре 23, а получаемые при этом числовые коды преобразуются цифро- аналоговым преобразователем 2А в пилообразно изменяющееся напряжение.

Получаемое в обоих случаях пилообразное напряжение усиливается и подается на магнитную головку 1.

Устройство работает следующим образом.

Синхрочастота, поступающая с шины 10 на вход синхронизатора 8, делится в нем вначале двумя параллельно работающими делителями 9 и 15 частоты в 64 раза и в три раза и затем дополнительно делится в первом случае еще в 6 раз третьим делителем 16, а во втором случае - в 16 раз делителем четвертым 25 частоты. На соответствующих выходах синхронизатора 8 формируются частоты с соотношением частот 6:1:128:8 соответственно. Взаимная фазировка работы первого и второго каналов деления осуществляется за счет сигналов с выхода третьего делителя 16 частоты.

После записи на второй сдвигающий регистр 11 шестиразрядной группы

0

5

0

5

0

5

0

5

0

5

исходной информации, по импульсу с синхронизатора 8 три младших разряда кода информации переносятся на статический регистр 13, а три старщих подвергаются перекодированию вторым кодопреобразователем 14, полученный при этом восьмиразрядный код записывается на первый сдвигающий регистр 5. Под действием импульсов с выхода синхронизатора 8 информационный код сдвигается по регистру 5. При этом на вход восьмого разряда поступает сигнал с выхода коммутатора 6, обеспечивающего подключение сигнала с выхода любого из семи младших разрядов либо с выхода формирователя 7 сигнала обратной связи. Сигнал с выхода формирователя 7 сигнала обратной связи поступает также на промежуточный вход первого сдвигающего регистра 5, обеспечивая циклический перенос кода информации в процессе сдвигов.

Совместная работа первого сдвигающего регистра 5, формирователя.сигнала 7 обратной связи и коммутатора 6 обеспечивают выполнение первого кодирования исходной информации.

Преобразователь 21 кода обеспечивает перекодирование полученных комбинаций в трехразрядный двоичный код.

Перекодирование по импульсам с синхронизатора 8 осуществляется запоминанием результата кодирования на регистр 22 памяти. После перекодирования информация поступает на вход сумматора -23, куда поступает также в качестве знака слагаемого , сигнал с выхода счетного триггера 4, на вход которого поступает сигнал переполнения с выхода сумматора 23. По каждому импульсу с синхронизатора 8 к накопленному на сумматоре 23 числу прибавляется (с учетом знаков слагаемых) число, поступающее с выхода преобразователя 21 кода. Накапливаемое на сумматоре 23 число изменяется линейно в одних и тех же пределах в каждом цикле счета. В ,зависимости от начальной -установки сумматора (в данном примере установка либо предельного значения ±48, либо 0), Пилообразное напряжение изменяется либо монотонно, образуя нессимметричную пилу, либо с изломом в середине интервала суммирования, образуя симметричную пилу.

71Д9

Начальная установка сумматора 23 осуществляется в начале каждого цикла суммирования по импульсу переполнения первого сдвигающего регистра 5, поступающему на второй вход кодопреобразователя 3. Получаемый с выхода сумматора 23 двоичный код преобразуется цифроаналоговым преобразователем 24 в напряжение, и после необходимого усиления усилителем 2 записи полученный сигнал поступает для записи на магнитную головку 1. При этом выдержаны такие временные соотношения, при которых за время приема оч ередных шести разрядов исходной информации на второй сдвигающий регистр 11 происходит восьмикратный сдвиг кода на первом сдвигающем регистре 5, что обеспе- чивает завершение цикла перекодирования предьадущей шестиразрядной группы в восьмиразрядный код. Кроме того, за время одного такта сдвига кода на первом сдвигающем регистре 5 на сумматоре 23 в кодопреобразователе 3 будет проведено шестнадцатикратное суммирование, что позволяет на самом коротком интервале изменения сигнала записи получить шестнадцать уровней пилообразно изменяющегося напряжения.

В случае аналогового формирования сигнала записи порядок работы устройства несколько изменяется. При этом в кодопреобразователе 1 двоичный код, получаемый на выходе преобразователя 17 кода, сразу же подается на вход цифроаналогового преобразователя 19, а получаемый на его выходе ступенчатый сигнал подается на интегратор 20, на вьгходе которого формируется пилообразное напряжение. Как и в случае цифрового формирования сигнала записи, полученное пилообразное напряжение усиливается усилителем 2 записи и поступает для записи на магнитную головку 1. Поскольку сигнал такта суммирования не используется, из схемы синхронизатора 8 исключается четвертый делитель 25 частоты, во втором делителе 15 частоты уменьшается коэффициент до четырех и в 16 раз снижается частота синхронизации.

Формула изобретения

5 O

0

;

5

0

8

но соединенные усилитель записи и первый сдвигающий регистр, подключенный первым входом к выходу формирователя сигнала обратной связи и вторым входом к первой из шин синхронизации, и второй сдвигающий регистр, подключенный входом к шине информации, синхронизирующим входом - к второй из шин синхронизации и первыми выходами - к входам статического регистра, подсоединенного выходом к управляющему входу коммутатора, отличающееся тем, что, с целью повьш1ения плотности записи информации на магнитньй носитель записи, в него введены первый кодопреобразователь, включенный первым входом и выходом между выходами соответствующих разрядов первого сдвигающего регистра и входом усилителя записи, коммутатор и второй кодопреобразователь, подключенный выходом к одному промежуточному входу первого сдвигающего регистра, соединенного другим промежуточным входом с выходом коммутатора, входом управления - к соединенным между собой входу управления статического регистра и третьей шине синхронизации, причем первый .сдвигающий регистр подключен выходами первых разрядов к соединённым между собой входам коммутатора и формирователя сигнала обратной связи, второй кодопреобразователь подсоединен входами к вторым выходам второго сдвигающего регистра, а первый кодопреобразователь содержит счетный триггер, преобразователь кода, входы которого являются первым и вторым входами первого кодопреобразователя, регистр памяти, подключенный входами к выходам преобразователя кода, управляющим входом - к второму входу первого кодопреобразователя, соединенного с выходом последнего разряда первого сдвигающего регистра, цифро- аналоговый преобразователь и интегратор, выход которого является выходом первого кодопреобразователя, при этом цифроаналоговый преобразователь включен между выходом реги- стрй памяти и первым входом интегратора, второй вход которого через счетный триггер подключен к третьему входу первого кодопреобразователя и к первой шине синхронизации.

2, Устройство по п. 1, отличающееся тем, что первый кодопреобразователь содержит преобразователь кода, входы которого являются первым входом первого кодопреобразователя, регистр памяти, соединенный управляющим входом с вторым входом первого кодопреобразователя и подключенный входами к выходам преобразователя кода, сумматор, подсоединенный первым входом к выФлг

Qtftфи Л

ходу регистра памяти, вторым и третьим входами - к третьему и четвертому входам первого кодопреобразователя, первым выходом через счетный триггер - к четвертому входу сумматора, и цифроаналоговый преобразователь, включенный межцу вторым выходом сумматора и выходом первого кода преобразователя, соединенного четвертым входом с четвертой шиной синхронизации.

ОЗаг.З

фиё.В

4s