Способ многодорожечной цифровой магнитной записи и устройство для его осуществления Советский патент 1990 года по МПК G11B5/00 

Изобретение относится к приборостроению, в частности к записи цифровой информации на движущемся магнитном носителе, и может быть использовано Б цифровых многодорожечных накопителях на магнитной ленте.

Целью изобретения является расширение записи информации массивами, .содержащими до нескольких десятков

байтов, при контроле качества,информации и ее коррекции.

На фиг.1 представлена схема формирования структуры сигнала на ленте; на фиг.2 - функциональная схема устройства для за писи; на фиг. 3 - функциональная схема преобразователя кода; на фиг.4 - функциональная схема формирователя сигнала записи, вариант 1-й; на фиг.5 - то же вариант 2-й.

Устройство для записи цифровой информации (фиг,2) содержит источник 1 сигналов информации и управления, своими первыми (инфйрмационными) и вторым (синхронизирующим) выходами Соединенный с соответствующими входами преобразователя 2.кодов, третьим выходом с входом сигнала записи буферного ортогонального блока (БОЗУ) 3 памяти, четвертым выходом с объединенными входами счетчика 4 .адресов чтения и входом сигнала чтения БОЗУ :3. Счетчик 4 адресов своими выходами |1одключен параллельно к входам адреса чтения БОЗУ 3 и преобразователя 2 кодов, три группы выходов которого соединены соответственно с групой информационных входов БОЗУ, группой входов адреса записи. БОЗУ и параллельно с группой информационных выходов БОЗУ с входами формирователей 5 . сигналов запи си. К выходам формирова- Т.елей 5 сигналов записи подключены соответствующие усилители 6 сигналов з аписи и последовательно с ними блок: 7 магнитных головок.

Преобразователь 2 кодов, схема которого прийедена на фиг,.3, в устройстве записи содержит счетчик 8 с последовательно подключенным к нему счетчным триггером 9, элемент задержки 10, выход которого подключен к входу счетчика 8, а вход, объединенный с входом блока 15 постоянной памяти, является тактовым входом преобразователя 2j первые входы пер- )8ой группы 11 элементов И, параллель- но соединенные с в ходами первого дешифратора 12, соединены с входами счетчика 8, которые совместно с выходом счетного триггера 9,образзпот перг ;зую группу выходов преобразователя 2 кодов. Выходы первого дешифратора 12 соединены с упразлякнцими входами мультиселектора 13, две группы входов которого соединены соответственно с первой группой входов преобразователя 2 кодов и выходами первого регистра 14. счетных триггеров.- Выходы 1чультиселек1гора 13 соединены с адрес- ными входами блока 15 постоянной памяти, выходы которого разделены на две группы, одна из которых совместно с выходами первой группы 11 элементов И соединена с входами первого регистра счетных триггеров, а один из выхо

Q 5 0 5

0 -. с

5

5

дов дополнительно соединен с вторыми входами первой группы 11 элементов И. Вторая группа выходов, соединенная с входами второго регистра 16 счетных триггеров, является второй группой выходов преобразователя 2 кодов. К выходам второго регистра 16 счетных триггеров последовательно подключены статический регистр 17 и вторая группа 18 элементов И, выходы которой являются Третьей группой выходов преобразователя 2 кода. Вторая группа входов преобразователя 2 кодов соединена с входами второго дешифратора 19, выход которого соединен с управляющими входами второй группы 18 ajje- ментов И.

Формирователь 5 сигнала записи в виде прямоугольных импульсов, функциональная схема которого приведена на фиг.4, в устройстве записи содержит сдвиговьй регистр 20, входы которого являются тактовым и информационным входами формирователя 5, причем тактовый вход соединен также с входом первого элемента 21 задержки, своим выходом подключенным к первому входу первого элемента И 22. Второй вход первого элемента И 22 подключен к выходу последнего разряда сдвигового регистра 20, остальные разряды которого соединены с входами адреса чтения блока 23 постоянной памяти. Выходы блока 23 постоянной памяти соединены через последовательно подключенный статический регистр 24 с входами параллельной записи начального состояния счетчика 25, выходы которого соединены с входами элемента ИЛИ 26. Выход первого э лемента И 22 соединен с входом управления параллельной записи счетчика 25 и входом второго элемента 27 задержки, к выходу которого подключен вход управления чтением блока 23 постоянной памяти. Вход синхрочастоты формирователя соединен с первым входом второго элемента И 28, второй вход которого соединен с выходом элемента ИЛИ 26, а выход со счетным входом счетчика 25, своим выходом подклк)ченного к входу счетно- То триггера 29. Выход счетного триггера 29 является выходом формировате-. ля 5 сигнала зйписи.

бор мирователь 5 сигнала записи в виде пилообразного сигнала, функциональная схема которого приведена на фиг. 5, сдвиговый регистр

30,. первый вход которого является информационным входом формирователя 5, тактовьй-вход которого соединен с объединенными входами трех делителей тактовой частоты 31, 32 33 и с одним из входов одной из схем И (вторая схема) элемента ЗИ-ИЛИ 34. Один из входов кажД,ой из остальных двух схем И (лервая и третья схемы) подключен соответственно к выходам первого и второго делителей 31 и 32 тактовой частоты, а выход третьего делителя 33 тактовой частоты соединен с тактовым входом сдвигового регистра 30 и через элемент задержки 35 с первыми входами первого 36 и второго 37 элементов И. Вторые входы элементов И 36 и 37 соединены соответственно с выходами первого и второго разрядов сдвигового регистра 30 а объединенные третьи входы - с выходом третьего разряда сдвигового регистра 30. Выходы элементов И 36 и- 37 соединены с входами установки соответствующих им двух триггеров 38 и 39, входы сброса которых, объединенные с входом счетного триггера 40, подключены к выходу счетчика 41. Первые выходы триггеров 38 и 39 соединены с вторыми входами первой и второй схем И элемента ЗИ-ИЛИ 34, а вторые выходы триггеров 38 и 39 подключены к двум соответствующим им входам третьей схемы И элемента ЗИ- ИЛИ 34. Выход элемента ЗИ-ИЛИ 34 соединен с входом счетчика 41, выходы которого соединены с соответствующими входами преобразователя двоичного сигнала в напряжение, дополнительный вход которого соединен с выходом с счетного триггера 40, а выход является выходом формирователя 5.

В общих чертах алгоритм работы устройства записи, функциональная схема которого приведена на фиг.2, может быть представлен следующим образом.

Цикл работы начинается с установки устройства в начальное состояние, Затем от источника 1 информации и сигналов синхронизации на вход преобразователя 2 кода начинает поступать информация в виде последовательности байтов. Каждый поступивший байт информации в преобразователе кода 2 превращается в соответствующие ему коды сигнала записи, и одновременно идет формирование байта контрольного

069966

кода и кодов четности строк магнитной записи. Коды сигнала записи сразу же передаются в БОЗУ 3 в виде слова, соединяющего перекодированный байт информации и коды четности перекодированного байта в формате, содержащем в 0-, 10- и 13-м разрядах кодовые единицы, в 1-9-м разрядах код переко- 10 дированного байта, в 11- и 12-м-разрядах коды четности для предьщущих четных и нечетных разрядов и символы нуля в последних 14 и 15-м разрядах. Для образования кодов четности 15 строк магнитной записи коды сигнала записи (только коды информации и коды четности) подвергаются поразрядному суммированию по mod 2.

Контрольньй код также накапливают 20 путем поразрядного суммирования по mod 2 его промежуточных значений. Байт промежуточного значения контрольного кода содержит разряд кода четности преобразуемого байта информации, 25 четыре разряда порядкового номера байта (только для байтов с нечетным числом единиц) и три разряда специфического кода, определяемого содержанием кодируемого байта в соответст- 30 вни с матрицей кодирования 01010101 А- О О 1 1 О О 1 1

00001111, Перекодирование осуществляется путем опроса ПЗУ 15 в преобразователе кода 2 по адресу, соответствующему числовому значению кодируемого байта. В нулевом разряде формата размещается код четности содержимого байта др кодируемой информации. В 1-3-м разрядах размещается специфическая часть промежуточного значения контрольного кода, в 4- и 5-м разрядах размещаются коды четности для перекодирования байта по четным и нечетным разрядам соответственно. В остальных разрядах (6-15) код сигнала записи, причем в 15-м разряде всегда записывается кодовая единица.

Вариант запоминания ПЗУ (восьмеричное представление) для рассматриваемого примера приведен в табл.1.

После поступления и перекбдирова- ния всех байтов, входящих в формат записи, производится перекодирование 5 в код записи накопленного к этому времени значения контрольного кода.

В результате в БОЗУ 3 формируется область, представляющая собой кодовое

1160

отображение формата записи, а на отдельном регистре 17 в преобразователе кода 2 - слово,, соответствующее кодо .м четности строк записи на магнитной ленте. На этом цикл работы преобразователя кода завершается, и может быть начат следующий цикл преобразо- в ания.

В новом щгкле работы, полностью повторяющем предьщупщй, перекодиро-, ванная информация также поступает в ВОЗУ 3, однако записывается в соседнем участке памяти.

Одновременно начинается считывани

информации из заполненной в предьщу- щ$м цикле области памяти. Причем, если запись проводилась по строкам памяти, соответствующих рабочим дорожкам, то чтение производится по столбцам памяти, соответствующим последовательности тактов (строк) магнитной записи. Таким образом, про исходи т транспортирование информации и в результате единой входной поток информации на входе преобразователя кодов 2 разделяется на ряд отдельных по числу рабочих дорожек потоков на выходе БОЗУ 3. На цикл чтения из БОЗУ 3 в пятйадцатом такте накладывается чтение кода четности строки магнитной записи с отдельного регистра 17,в преобразователе 2 кодов.

Следующим этапом преобразований является формирование сигнала записи В рассматриваемом устройстве предлагаются два варианта формирования сигнала записи, каждый из которых имеет своей целью повышение продольной плотности записи. В одном случае, когда сигнал записи представляется в виде телеграфного сигнала, осуществляется дополнительная фазовая модуляция, позволяющая в определенной степени снизить фазовые искажения в воспроизводимом сигнале. В другом случае сигнал записи формируется Е виде пилообразно изменяющегося сигнала, имеющего существенно меньшую ширину спектра.

В первом случае (функциональная схема формирователя записи приведена на фиг.4) кодовый сигнал поступает на сдвиговый регистр 20, и каждьш раз, как только в старшем разряде этого регистра оказывается кодовая единица, происходит обращение к блоку 23 постоянной памяти, в котором

0

0

0

5

5

5

0

5

0

5

хранятся числа, соответствующие значениям дополнительных задержек, вво- димь.1х в фазу сигнала записи.

Во втором случае (функциональная схема формирователя сигнала записи приведена на фиг.5) кодовый сигнал поступает на сдвиговый регистр 30, и в результате логического анализа длительности интервала между .ближай- шими едргницами на вход счетчика 41 включается синхрочастота либо напрямую, либо уменьшенная в 2 или в 3 раза. В итоге на выходе преобразователя цифрового кода в напряжение формируется пилообразное напряжение.

Сформированлий сигнал усиливается и подается на записывающие магнитные головки.

Функционирование преобразователя 2 кода в устройстве для записи вы- полн енного в соответствии с функциональной схемой, приведенной на фиг.З, происходит следующим образом.

К моменту прихода очередного байта информации на счетчике 8 байтов присутствует соответствующий цифровой код, под действием которого на выходе дешифратора 12 действует сигнал, разрешающий прохождение байта информации с первых входов преобразователя через мультиселектор 13 на адресные входы блока 15 постоянной памяти, включается соответстзуюш 1й набор из группы элементов И 11, а на выходе преобразователя действует кодовый сигнал, обра- зующий адрес записи БОЗУ.

С приходом очередного байта информации по сигналу синхронизации, сопровождающему этот байт, опрашивается ПЗУ по адресу, соответствующему цифровому значению поступившего байта. Прочитанный код распределяется по элементам преобразрвателя следующим образом.

Код четности поступившего байта информации поступает на вторые входы элементов И 1V и на вход.первого разряда регистра 14 счетных триггеров.

Контрольньш код байта (3 разряда) поступает на входы 6-, 7-, 8-го разрядов регистра 14 счетных триггеров.

Коды четности (2 разряда) и информации (9 разрядов) поступают ла входы второго регистра 16 счетных триггеров и в сопровождении кодовой единицы (15-й разряд формата) на первые информационные выходы преобразователя. Одновременно по сигналу четности в со9

ответствии с включенным набором элементов И 11 на входу 2 - 5-го разрядов первого регистра 14 счетных триггеров поступает код порядковой частоты промежуточного значения контрольного кода.

В заключение цикла работы преобразователя 2 кода импульс синхронизапо кодовой единице (сигнал типа -. BBfiM) , выполненный по схеме на фиг, работает следующим образом.

Код информации, сопровождаемый импульсом синхронизации, поступает на вход блока и записывается на с сдвиговом регистре 20. Выход старше го разряда сдвигового регистра 20

ции, задержанный элементов, 10 задерж- JQ подсоединен к одному из входов элеки, поступает на вход счетчика 8 и переводит его в очередное состояние.

После прохождения последнего байта информации, входящего в формат записи-, на выходе дешифратора 12 появляется сигнал, переключающий мультисе-- лектор 13 на подключение на адресные входы ПЗУ 15 сигналов с выходов первого регистра 14 счетных триггеров. Теперь по сигналу синхронизации, поступившему на вход преобразователя кода, производится преобразование байта контрольного кода, сформированного на регистре 14 счетных триггеров, в -код сигнала записи, а по задержанному сигналу счетчик 8 байтов переходит в начальное состояние,,причем сигнал переполнения с его выхода переключает счетный триггер 9. В результате на выходе адресов записи в ВОЗУ преобразователя кода формируются адресу, соответствующие новой области БОЗУ. Кроме того, по сигналу переполнения счетчика 8 код, сформи- рованньй на втором регистре 16 счетных триггеров, передается на.статический регистр 17, а регистр 16 обнуляется.

Чтение кода с регистра 17 происходит через вторую группу элементов И

18по сигналу, формируемому дешифратором 19. Сигнал чтения дешифратором

19образуется путем дешифрирования кода адреса чтения из БОЗУ, соответствующему адресу чтения информации пятнадцатой строки записи на магнитную ленту.

БОЗУ строится на регистровых элементах, организованных структурно в виде матрицы. При этом чтение и. запись могут производиться как по строкам, так и по столбцам этой матрицы. В устройстве запись в БОЗУ производится по строкам, а чтение - по столбцам. В качестве элементной базы могут быть использованы элементы ортогональной памяти серии 537 РУД.

Блок формирования сигнала в виде сигнала с прямоугольными перепадами 15

20

25

30

.35

40

45

50

55

мента И 22, на второй вход которого поступает импульс синхронизации, задержанный во времени на элементе 21 задержки. Если в старшем разряде сдвигового регистра 20 в этот момен записана кодовая единица, то задержанный импульс синхронизации, пройдя через элемент И 22, поступает на вход второго элемента 27 задержки и на вход пар-аллельной записи кода в счетчик 25. Под действием этого сигнала цифровой код со статического регистра переписывается на счетчик 25. В результате на первом входе элемента И 28 возникает разрешающий сигнал, который действует до тех пор, пока на счетчике 25 будут состояния, отличные от нулевого (элемен ИЛИ 26 обеспечивает передачу разрешающего сигнала до тех пор, пока хот бы на одном из разрядов счетчика 25 будет записана кодовая единица). Теперь на вход счетчика 25 поступает синхрочастота с входа блока, перевод счетчик в последовательность очередных состояний. Как только счетчик заканчивает цикл счета, на его выход формируется сигнал переполнения, а на выходе элемента И 28 исчезает раз решающий сигнал. По сигналу переполнения происходит переключение состояния триггера 29, обеспечивая формирование сигнала записи с компенсирующей дополнительной фазовой модуляцией.

Параллельно с этим импульс синхронизации, пройдя через второй элемент 27 задержки на вход чтения узла постоянной памяти 23, передает числовой код из ячейки памяти, адрес которой определяется содержимым сдвигового регистра 20, на статический регистр 24, подготавливая блок формирования сигнала записи к формированию очередного переключения в сигнале записи. Значения кодов, записанных в узел 23 постоянной памяти, определяются желаемой функциональной связью между отношениями длительностей соседних интервалов, прилегающих к модулируемому

6996. 10

по кодовой единице (сигнал типа -. BBfiM) , выполненный по схеме на фиг,4, работает следующим образом.

Код информации, сопровождаемый импульсом синхронизации, поступает на вход блока и записывается на с сдвиговом регистре 20. Выход старшего разряда сдвигового регистра 20

JQ подсоединен к одному из входов эле

15

20

25

30

.35

40

45

0

5

мента И 22, на второй вход которого поступает импульс синхронизации, задержанный во времени на элементе 21 задержки. Если в старшем разряде сдвигового регистра 20 в этот момент записана кодовая единица, то задержанный импульс синхронизации, пройдя через элемент И 22, поступает на вход второго элемента 27 задержки и на вход пар-аллельной записи кода в счетчик 25. Под действием этого сигнала цифровой код со статического регистра переписывается на счетчик 25. В результате на первом входе элемента И 28 возникает разрешающий сигнал, который действует до тех пор, пока на счетчике 25 будут состояния, отличные от нулевого (элемент ИЛИ 26 обеспечивает передачу разрешающего сигнала до тех пор, пока хотя бы на одном из разрядов счетчика 25 будет записана кодовая единица). Теперь на вход счетчика 25 поступает синхрочастота с входа блока, переводя счетчик в последовательность очередных состояний. Как только счетчик заканчивает цикл счета, на его выходе формируется сигнал переполнения, а на выходе элемента И 28 исчезает разрешающий сигнал. По сигналу переполнения происходит переключение состояния триггера 29, обеспечивая формирование сигнала записи с компенсирующей дополнительной фазовой модуляцией.

Параллельно с этим импульс синхронизации, пройдя через второй элемент 27 задержки на вход чтения узла постоянной памяти 23, передает числовой код из ячейки памяти, адрес которой определяется содержимым сдвигового регистра 20, на статический регистр 24, подготавливая блок формирования сигнала записи к формированию очередного переключения в сигнале записи. Значения кодов, записанных в узел 23 постоянной памяти, определяются желаемой функциональной связью между отношениями длительностей соседних интервалов, прилегающих к модулируемому

переключению в сигнале записи, и величиной дополнительной фазовой модуляции.

В рассматриваемом варианте функциональная связь ус тановлена примерно логарифмической, записываемые коды приведены в табл.2:

Формирование сигнала записи в виде пилообразного напряжения (схема формирователя сигнала записи приведена на фиг.5).

Код информации, поступающий с входа блока, последовательно записывается на сдвиговый регистр 30 под действием сигналов с выхода делителя 33 частоты импульсов синхронизации, поступающих также на вход элемента 35 задержки.

Цикл работы блока начинается с поступления кодовой единицы в старший разряд сдвигового регистра 30.

В зависимости от содержимого его предыдущих разрядов сигнал с выхода элемента 35 задержки может пройти, либо через элемент И 36, либо через элемент И 37, либо через оба (в случае наличия кодовых единиц в обоих младших разрядах сдвигового регистра 30) и запустить соответственно, либо триггер 38, Либо триггер 39, дибо оба вместе. В результате на выход элемента ЗИ-ИЛИ 34 проходят либо им пульсы синхрочастоты прямос входа блока, либо с выходов делителей 31 и,пи 32 этой частоты. Делители 31 и 32 в рассматриваемом варианте имеют коэффициенты деления 2 и 3 соответственно. Импульсы с выхода элемента ЗИ-ИЛИ 34 поступают на вход счетчика 41. Поеледовательйость цифровых кодов, снимаемая с выходов счетчика 41, преобразуется в напряжение преобразователем 42, обеспечивая формирование п:илорбразно Изменяющегося напряжения. На дополнительный вход преобразователя 42 подается сигнал с выхода счетного триггера 40. Под действием этого сигнала происходит коммутация сигналов, снимаемых с выходов счетчика 41, с прямых на инверсные. Поскольку переключение триггера 40 происходит по сигналу переполнения счетчика 41, то в соседних интервалах направление изменения сигнала на выходе преобразователя изменяется на противоположное.

Кроме того, по сигналу переполнения со счетчика 41 происходит сброс

0

5

0

5

0

5

0

5

0

5

в. начальное состояние триггеров 38 и 39, в результате чего завершается цикл работы блока формирования сигнала записи в виде пилообразного напряжения.

Формула изобретения

1. Способ многодорожечной .цифровой магнитной записи, основанный на переключениях в сигнале записи по каждой записываемой кодовой единице закодированной информации для каждой рабочей дорожки с образованием при этом заданного периодически повторяющегося формата записи, отличающийся тем, что, с целью расширения объема записываемой информации с контролем качества информации и возможности ее коррекции, по каждой рабочей дорожке записывают сигнал,кодовой единицы, сигналы одного или несколько байтов информации, перекодированные в десятиразрядные слова, заканчивающиеся кодовой единицей и содержащие не более двух нулей подряд, при этом по одной из рабочих дорожек записывают также перекодированные байты контрольного кода для байтов информации, записываемых по остальным рабочим дорожкам, два кодовых символа четности числа .кодовых единиц, записываемых на нечетных и четных местах перекодированной информации, и дополнительную кодовую единицу, затем параллельно двумя строками магнитной записи записывают символы четности числа кодовых единиц для каждой строки магнитной записи перекодированной информации, а на позициях неиспользуемых разрядов переключений сигналов не производят.

2. Устройство для многодоЬожечной цифровой магнитной записи, содержащее источник сигналов информации и управления, последовательно соединенные формирователи и усилители сигналов записи по числу рабочих дорожек и блок магнитных головок, отличающееся .тем, что, с целью расширения объема записьтаемой инфор- мации с контролем качества информации и возможности ее коррекции, оно снаб- жено преобразователем кода., буферным ортогональным запоминающим блоком и счетчиком адресов чтения, при этом источник сигналов информации и управления своими первыми и вторым выходами соединен с соответствующими входами преобразователя кода, третьим входом с входом сигнала записи буферного ортогонального запоминающего блока, а четвертым выходом - с объединенными входами счетчика адресов чтения и входом сигнала чтения ортогонального запоминающего блока, счетчик адресов чтения своими выходами . подключен параллельно к входам адресов чтения буферного ортогонального запоминающего блока и преобразовател кода, три группы входов которого соединены соответственно с группой ин- формационных входов и группой входов адреса записи ортогонального запоминающего блока и параллельно с группой информационных выходов этого блока с входами формирователей сигналов записи, преобразователь кодов содержит счетчик с последовательно подклю- ченньм к нему счетным, триггером, элемент задержки, выход которого подключен к входу счетчика, а вход, .объеди- ненный с входом блока постоянной памяти, является тактовым входом преобразователя, первые входы первой группы элементов И, параллельно соединенные с входами первого дешифрато- ра, соединены с выходами счетчика, которые совместно с выходом счетного триггера образуют первую группу выхо- .Дов преобразователя, выходы первого дешифратора соединены с управляющими входами мультиселектора, две группы входов которого соединены соответственно с первой группой входов преобразователя и выходами первого регистра счетных триггеров, выходы мульти- селектора соединены с адресными входами блока постоянной памяти, выходы которого разделены на две группы, одна из которых совместно с выходами первой группы элементов И соединена с входами первого регистра счетных триггеров, а од, из выходов дополнительно соединен с вторыми входами первой группы элементов И, вторая группа выходов, соединенная-с входами второго регистра счетных триггеров, является второй группой выходов преобразователя кода, к выходам второго .регистра.счетных триггеров последовательно подключены статический регистр и вторая группа элементов И, выходы которой являются третьей группой выходов Преобразователя кода, вторая группа входов преобразователя кода

|Qг20 . 25зоQ дс 55

соединена с входами второго дешифра-i тора, выход которого соединен с управляющими входами второй группы второй группы элементов И,

(

3. Устройство по п.2, содержащее сдвиговый регистр, входы которого являются входами формирователя, элемент ИЛИ, два элемента задержки и счетный триггер, отличающееся тем, что формирователь сигнала записи дополнительно снабжен блоком постоянной памяти, статическим регистром, счетчиком и двумя элементами И, при этом тактовьй вход формирователя соединен дополнительно с входом первого элемента задержки, выход которого подключен к первому входу первого элемента И, вторым входом подключенного к выходу последнего разряда сдвигового регистра, остальные выходы разрядов которого соединены с входами адреса чтения блока постоянной памяти, выходы блока постоянной памяти соединены с входами записи статического регистра, к выходам которого подключены входы параллельной запцси начального состояния счетчика, выходами разрядов соединенного с входами элемента ИЛИ, выход первого элемента И соединен с входом управления параллельной записи счетчика и входом второго элемента задержки к выходу которого подключен вход управления чтением блока постоянной памяти, вход синхрочастоты формирователя соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, а выход - со счетным входом счетчика, выход которого соединен с входом счетного триггера.

4, Устройство по п.2, содержащее сдвиговый регистр, вход которого является информационным входом формирователя, счетный триггер, элемент задержки, элемент ЗИ-ШШ и преобразователь двоичного цифрового сигнала в напряжение, отличающееся тем, что формирователь сигнала записи дополнительно снабжен тремя делителями тактовой частоты, счетчиком, двумя элементами И и двумя триг гера- ми, при этом объединенные входы всех делителей тактовой частоты являются входами синхронизации формирователя, к которому подключен также один из входов одной из схем И элемента ЗИ- ИЛИ, один из входов каждой из остальнык двух схем И подключен соответственно к выходам первого и второго делителей тактовой частоты, выход третьего делителя тактовой частоты соединен с тактовым входом сдвигового регистра и входом элемента задержки, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены со- ответственно с выходами .первого и второго разрядов сдвигового регистра, а объединенные третьи входы - с выходом третьего разряда сдвигового регистра, выходы элементов И соединены с входами установки соответствующих им двух триггеров, входы сброса

которых об1 единены с входом счетного триггера и подключены к выходу счетчика, первые выходы триггеров соединены с вторыми входами первой и второй схем.И элемента ЗИ-ИЛИ, а вторые выходы триггеров подключены к двум со- ответствующим им входам третьей схемы И элемента ЗИ-ИЛИ, выход элемента ЗИ-ИЛИ соединен с входом счетчика, выходы которого соединены с соответ- ствуюп1ими входами преобразователя двоичного сигнала в напряжение, дополнительный вход которого соединен с выходом счетного триггера, а выход является выходом формирователя сигнала записи.

Изобретение относится к приборостроению, в частности к записи и воспроизведению цифровой информации на движущемся магнитном носителе, и может быть использовано в цифровых многодорожечных накопителях на магнитной ленте. Целью является обеспечение возможности записи и воспроизведения информации массивами, содержащими до нескольких десятков байтов, с контролем качества информации и ее коррекцией при воспроизведении и исключением влияния междорожечных рассогласований. Возможность оперирования небольшими объемами информации достигается тем, что поток регистрируемой информации в процессе записи делится на небольшие кванты, образующие формат записи. В примере конкретной реализации формат записи содержит 10 байтов исходной информации. Использование итеративного контрольного кода, привязанного к формату записи перекодированной информации, и контрольного кода, привязанного к исходному представлению информации, позволяет осуществлять эффективный многоступенчатый контроль качества воспроизводимой информации, а также исправление одиночных ошибок в пределах формата. 2 с. и 2 з.п. ф-лы, 5 ил.

Т а б л и ц а 1

Примечание. Коды в таблице записаны в восьмиричном виде.

Ш

Леремдиробаннь/й дейт инсрормации

Пере(одиро6анныи байт контрольного кода

(четности перекоди- робанной инщормоции

Коды четности cmpof

магнитной

записи

Токто&ый интервал записи кодобых единиц

Фиг.1

Таблица2

Фиг. 2