Устройство для управления шаговым двигателем Советский патент 1989 года по МПК H02P8/22 

4

со

QD

Изобретение относится к электротехнике ,в частности, к управлению четырехфазным шаговым двигателем в режиме электрического дробления основного шага, и может быть использовано для управления оборудованием, оснащенным шаговым электроприводом. Цель изобретения - упрощение и повышение надежности работы. Устройство содержит постоянные запоминающие устройства 1, 2 одинаковой емкости, адресными входами подключенные к счетчику 3, а выходами - к входам соответствующих цифроаналоговых преобразователей 4, 5 с задатчиками полярности 6, 7, соединенными с входами управляемых стабилизаторов тока 8, 9. Счетчик 3 имеет число разрядов на один больше числа рабочих адресных входов постоянных запоминающих устройств 1, 2, причем выход счетчика, соединенный со старшим адресным входом постоянного запоминающего устройства, подключен к одному из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, а следующий старший разряд счетчика - к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и к управляющему входу задатчика полярности канала "SIN". Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с управляющим входом задатчика полярности канала "COS". 2 ил.

фиг1

Изобретение относится к управлению электрическими машинами и может быть использовано а дискретном электроприводе с дроблением шага.

Цель изобретения - упрощение и повышение надежности путем уменьшения числа элементов и связей.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - циклограмма напряжений на выходах соответствуюпо х элементов устройства.

Устройство содержит одинаковые постоянные запоминающие устройства (ПЗУ) 1 и 2 соответственно канала sin и канала cos, подключенные адресными входами к реверсивному счетчику 3, а выходами - к соответствующим цифроаналоговым преобразова телям 4 и 5 с задатчиками 6 и 7 полярности, которые соединены с соот- ветствую1цими управляемыми стабилизаторами 8 и 9 тока, причем выход АК счетчика 3, соединенный со старшим адресным входом ПЗУ 1 и 2, подключен к одному из входов элемента ИСКЛЮЧАЮЩЕЕ 1ШИ 10, а следуюпщй старший разряд А (К+1) счетчика 3 подключен к второму входу элемента ИСКЛЮЧАЮ- ЩЕЕ ИЛИ и управляющему входу задат- чика 6 полярности канала sin, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 соединен с управляющим входом задатчи- ка 7 полярности канала cos.

Устройство работает следующим образом.

В ячейку памяти ПЗУ с адресами 0,...,N записаны значения синусоиды первБ1х двух квадрантов в цифровой форме (фиг. 2), в ПЗУ 2 - абсолютные значения косинусоиды первых двух квадрантов в цифровой форме (фиг. 2)

При подаче на счетчик 3 тактовых импульсов начинается вьгборка цифровых данных, соответствующих значениям амплитуды, из ячеек ПЗУ от ячейки с адресом ноль до 0,5N. Пифроана- логовые преобразователи 4 и 5 на выходе формируют аналоговые значения синусоиды и косинусоиды первого квадранта, которые положительны относительно нулевого потенциала и передаются задатчиками 6 и 7 полярности на входы соотвстстнуюищх управляемых стабилизатороц 8 и 9 тока.

При достижении счетчиком 3 состояния 0,5N, т.е. установления адреса равного пол( вине числа записанных

5 О

5

5

0

5

0

ячеек ПЗУ 1 и 2, изменяется состояние выхода АК счетчика 3.

На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 появляется сигнал, вызывающий переключение полярности выходного сигнала задатчика 7 полярности.

Дальнейшее изменение состояний счетчика 3 приводит к формированию второго квадранта синусоиды и отрицательного значения второго квадранта косинусоиды.

При достижении счетчиком 3 состояния N, т.е. максимального адреса, ПЗУ изменяет состояние выхода А(К+1), состояние выхода АК возвращается в исходное.

Изменение состояния выхода А(К+1) и АК приводит к переключению полярности сигнала на выходе задатчика 6 полярности и оставляет без изменения работу задатчика 7 полярности . Происходит формирование отрицательных значений третьего квадранта синусоиды и косинусоиды. Счетчик 3 вновь формирует значение адресов, поступающее на ПЗУ 1 и 2 от нулевого до 0,5N.

При достижении счетчиком 3 значения 1,5N изменяется состояние выхода АК, что приводит к появлению первоначального состояния на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Этот сигнал переводит задатчик полярности 7 в исходное состояние, т.е. формирование положительного значения косинусоиды. На выходах задатчиков 6 и 7 полярности формируются соответственно отрицательные значения синусоиды и положительные значения косинусоиды в четвертом квадранте.

При достижении счетчиком 3 значения 2N заканчивается формирование полного периода синусоиды и косинусоиды. Дальнейшие тактовые импульсы повторяют описанный процесс.

Сформированные аналоговые сигналы синусоидальной и косинусоидальной формы поступают на входы соответствующих управляемых стабилизаторов 8 и 9 тока, которые вырабатывают ток в фазовых обмотках шагового двигателя, изменяющийся соответственно по синусоидальному и косинусоидальному законам (фиг. 2).

Использование введенного элемента и связей позволяет исключить из схемы прототипа компаратор адреса и

-Т-х