Устройство для контроля исправляющей способности приемников дискретных сигналов Советский патент 1989 года по МПК H04L11/08 

СО

со ел

00

Изобретение относится к электросвязи и может быть использовано для проверки исправляющей способности приемников дискретных сигналов.

Цель изобретения - уменьшение времени контроля путем автоматизации процесса контроля,

На чертеже представлена структурная электрическая схема устройства.

Устройство для контроля исправляющей способности приемников дискретных сигналов содержит задающий генератор 1, делитель 2 частоты, блок 3 формирования управляющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, общая шина 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющего сигнала, регистр 14 состояния, блок

15формирования синхросигналов, блок

16состояния. На чертеже показаны также контролируемые приемники 17 дискретных сигналов.

Устройство работает следующим образом,

В исходном состоянии при включении питания по сигналу Сброс с приемопередатчика 10 производится начальная установка устройства. По этому сигналу производится обнуление формирователя 5, регистров 12 и 14, блоков 15 и 16. Через блок 15 производится начальная установка делите- .ля 2 частоты, блоков 3 и 4, формирователя 6 и коммутатора 8, В исходном состоянии контролируемые приемники 17с помощью коммутатора 8 отключены от устройства и подключены к соответ- .ствующнм линиям связи.

Одновременна с включением питания импульсы с задающего генератора 1 поступают на первьм вход делителя 2 частоты, где формируется сетка опорных частот.. Йа управляющем входе делителя 2 частоты в это время установлен нулевой код режима устройства, при котором импульсы не поступают на вход блока 3 формирования управляющего сигнала. При подаче на управля- К8ЦИЙ вход делителя 2 частоты необхо10

15

20

25

14995184

Т1 и импульсов управляющей частоты сдвига 12, Которые и определяют величину краевых искажений импульсов информации. Импульсы Т1 с второго выхода блока 3 формиро вания управляющего сигнала поступают соответственно на первый вход формирователя 5 испытательных сигналов, третий вход блока 15 формирования синхросигналов и третий вход регистра 14 состояния. Импульсы Т1 обеспечивают вьшод испытательной информации с выхода формирователя 5 испытательных сигналов на второй вход блока 4, где испытательная информация подвергается краевым искажениям. С выхода блока 4 испытательная информация, подвергнутая краевым искажениям, поступает на первьй вход блока 7 ввода дроблений, на второй вход которого поступают сигналы дроблений с формирователя 6 сигналов дроблений,

С выхода блока 7 ввода дроблений искаженная информация поступает на коммутатор 8, который передает ее на вход контролируемьк приемников 17 в соответствии с кодом на управляющем входе коммутатора 8.

Установка необходимого режима устройства обеспечивается формирователем 13, в качестве которого может быть использована ЭВМ (Электроника 60 М или Электроника 81В). Код режима устройства выводится из памяти формирователя 13 в виде управляющего слова, которое запоминается регистром 12.

Управляющее слово (код режима устройства) определяет скорость приема - передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа дроблений, номер и контролируемого приемника.

Дешифратор 11 адресов обеспечивает дешифрацию двух адресов: первого - при обращении формирователя 13 к регистру 12 в цикле Вывод и регистру 14 состояния в цикле Ввод, второго - при обращении формирователя 13 к формирователю 5 испытательной информации в цикле Вывод.

30

35

40

45

50

Формирователь 13 работает в двух

Формирователь 13 работает в двух

Изобретение относится к электросвязи. Цель изобретения - уменьшение времени контроля. Устройство содержит задающий генератор 1, делитель 2 частоты, блок 3 формирования управляющего сигнала, блок 4 искажений, формирователь 5 испытательных сигналов, формирователь 6 сигналов дроблений, блок 7 ввода дроблений, коммутатор 8, общую шину 9, приемопередатчик 10, дешифратор 11 адресов, регистр 12 управления, формирователь 13 управляющего сигнала, регистр 14 состояния, блок 15 формирования синхросигналов и блок 16 состояния. Формирователь 13 работает в двух режимах. В режиме "Вы вод" устройство принимает информацию, управляющее слово или испытательную информацию от формирователя 13. В режиме "Ввод" из устройства выдается информация о состоянии испытательной информации в формирователь 13. При этом управляющее слово определяет: скорость приема-передачи, величину краевых искажений, вид искажений, величину и местоположение искажений типа "дроблений" и номер контролируемого приемника. Цель достигается путем обеспечения автоматизации процесса контроля. 1 ил.

димого кода режима устройства импуль,-ее режимах: Вывод, когда устройство

.сы заданной частоты поступают на первый вход блока 3 формирования управляющего сигнала, где ,происходит формирование импульсов основной частоты

цринимает информацию, управляющее слово или испытательную информацию (от фрр1-шрователя 13),и Ввод, когда из устройства выдается инфорцринимает информацию, управляющее слово или испытательную информацию (от фрр1-шрователя 13),и Ввод, когда из устройства выдается инфор514995

мация о состоянии испытательной информации в формирователь 13.

В, режиме Вывод формирователь 13 обращается к приемопередатчику 10, г выставляя адрес и сигнал управления, которые поступают соответственно на информационный вход и управляющий вход дешифратора 11.Дешифратор 11, распознав свой адрес, при наличии 10 сигнала Вывод на управляющем входе дешифратора 11 устанавливает сигнал Вывод на первый вход регистра 12 управления, при этом формирователь 13 заканчивает адресную часть цикла 15 Вывод. Во второй (информационной) части цикла Вывод формирователь 13 устанавливает информацию (управляющее слово - код режима устройства), которая через приемопередатчик 10 20 поступает соответственно на информационные входы регистра 12 управления, формирователя 5 испытательных сигналов и информационные выходы регистра 14.25

По сигналу Вывод информация, установленная на информационном вхое регистра 12, записывается в него и поступает с его выхода на управляющие входы делителя 2 частоты, бло- ЗО ков 3 и 4, формирователя 6, коммутатора 8 и блока 15. Через некоторое время после установки слова информаии по сигналу Вывод от формирователя 13 дешифратор 11 формирует упавляющий сигнал и передает его че- рез приемопередатчик 10 в формиро- ватель 13 сигнал о завершении приема слова информации в регистр 12. Получив сигнал, формирователь 13 снимает Q сигнал Вывод, что обеспечивает окончание передачи информации - кода режима устройства.

При этом дешифратор 11, распознав второй свой адрес формирует сигнал 45 Вывод два, по которому вид сигнала испытательной информации, установленной на информационном входе формирователя 5,на входе регистра 12 и выходе регистра 14 записьшается в формирователь 5.

В режиме Ввод формирователь 13 в первой части цикла осуществляет передачи первого адреса-устройства. Во второй части формирует сигнал Ввод, которые через приемопередат- чик 10 и дешифратор 11 поступает на вход регистра 14. По этому сигналу регистр 14 данные о своем состоянии.

50

г 10 15 20 25

ЗО Q

5

0

186

через приемопередатчик 10 записывает в формирователь 13.

При прохождении испытательной информации через устройство блок 15 по первому заднему фронту импульса информации фop fflpyeт синхросигнал, по которому устанавливается режим устройства.

Формула изобретения

YcTpoiicTBO для контроля исправляющей способности приемников дискретных сигналов, содержащее коммутатор, формирователь испытательных сигналов, формирователь сигналов дроблений и последовательно соединенные задающий генератор, делитель частоты, блок формирования управляющего сигнала, блок искажений и блок ввода дроблений, другой вход которого через формирователь сигналов дроблений соединен с выходом делителя частоты, а выход формирователя испытательных сигналов подключен к второму входу блока искажений, отличающее- с я тем, .что, с целью уменьшения времени контроля путем автоматизации процесса контроля, введены блок формирования синхросигналов, регистр управления, выход которого подключен к второму входу делителя частоты, к второму входу блока формирования управляющего сигнала, к третьему входу блока искажений, к второму входу формирователя сигналов дроблений, к первому входу коммутатора и к первому входу блока формирования синхросигналов. Выход которого под1сп очен к третьим входам делителя частоты, блока формирования управляющего сигнала, .формирователя сигналов дроблений, к четвертому входу блока искажений и к второму входу коммутатора, третьи входы которого.являются входами устройства, первыми выходами которого являются выходы коммутатора, формирователь управляющего сигнала и последовательно соединенные блок состояния, регистр состояния, дешифратор адресов и приемопередатчик, первый выход которого, являющейся одновременно и вторым входом, соединен с входом формирователя управляюцего сигнала и является его выходом, вторым входом и одновременно вторым выходом устройства, выход регистра состояния подключен к первым входам фор- ьшрователя испытательных сигналов.

714995188

регистра управления и к третьему вхо-мирования управляющего сигнала, втоду приемопередатчика, второй выходрой выход которого подключен к четкоторого подкл очен к вторым ..входамйертому входу регистра состояния, к

регистра управления, формирователяпятому входу блока формирования синиспытательных сигналов,регистра сое-хросигналов и к третьему входу фортояния, блока формирования синхро-мирователя испытательных сигналов,

сигналов и к первому входу блока сое-четвертый вход которого соединен с

тояния, второй вход которого соеди-вторым выходом дешифратора адресов,

нен с выходом блока ввода дроблений |Qтретий выход которого подключен к

и с четвертьш входом коммутатора,третьему входу регистра управления,

второй выход подключен к третьемучетвертый выход - к пятому входу

входу блока формирования синхросиг-регистра состояния, а второй, третий

налов, четвертый вход которого сое-и четвертьй входы соединены соответдинен с третьим входом регистра сое- 5ственно с третьим, четвертым и пятым

тояния и с первым выходом блока фор-вьпсодами приемопередатчика.