Арифметико-логический модуль Советский патент 1989 года по МПК G06F7/00 

СО

to

150

носа вправо, два информационных входа 12 н 13, тактовый вход 1 i, два D-триггера 15 и 16, два информационных выхода 17 и 18, два вькода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. На группы настроечных входов модуля подается двоичный код, задаюпщй В1ад реализуемой опера-

ции над двумя операндами, один из которых записан в соответствующем D-триггере, а другой поступает с информационного входа модуля. Арифметико-логический модуль позволяет реализовать 2 различных арифметико-логических операций над двумя операндами, каждая из которых выполняется за один такт работы устройства. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных ЭВМ, а также в устройствах автоматики. Целью изобретения является упрощение устройства за счет сокращения количества выводов. Арифметико-логический модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального переноса влево, вход 11 функционального переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два д-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо. На группы настроечных входов модуля подается двоичный код, задающий вид реализуемой операции над двумя операндами, один из которых записан в соответствующем д-триггере, а другой поступает с информационного входа модуля. Арифметико-логический модуль позволяет реализовать 2³² различных арифметико-логических операций над двумя операндами, каждая из которых выполняется за один такт работы устройства. 1 ил.

Изобретение относится к области вьиислительной техники и может быть использовано при построении универсальных.и специализированных ЭВМ, а также в устройствах автоматики.

Цель изобретения - .упрощение модуля за счет сокращения кол1гчества вы- водов.

На чертеже представлена функциональная схема арифметико-логического модуля.

Модуль содержит три группы настроечных входов 1-3, шесть мультиплексоров 4-9, вход 10 функционального перноса влево, вход 11 функционального переноса вправо, два информационных входа 12 и 13, тактовый вход 14, два D-триггера 15 и 16, два информационных выхода 17 и 18, два выхода 19 и 20 функционального переноса влево, два выхода 21 и 22 функционального переноса вправо.

Арифметико-логический модуль работает следуюпдам образом.

Двоичный код, подаваемый по трем группам настроечных входов 1-3, задает вид реализуемой операции над двумя операндами, один-из которых записан в D-триггерах 15 и 16, а второй установлен на информациоиньЕХ -вхо- дах 12 и 13. На выходах мультиплексоров 7 и 8 формируются сигналы, определяющие cooтБ гтcтвieннo нулевой и первый разряды кода результата операции. При этом i-й разряд результа- та (нулевой или первьй) является переключательной функцией четырех аргументов: сигнала с первого информационного выхопа 17 мопуля или с второго информационного вьЕхопа 18 мо- пуля, сигнала с вхопа 10 функционального переноса влево или с выхода мультиплексора 9, сигнала с первого информационного входа 12 модуля или

сигнала с второго информационного входа 13 модуля и сигнала функционального переноса вправо, поступающего с выхода мультиплексора 6 или с входа 1 1 функщонапьного переноса вправо. Вид этой функции определяется двоичным кодом, подаваемым на .. третью группу настроечных входов 3 модуля. Одновременно на выходах мультиплексоров 9 и 5 формируются сигналы функционального переноса из нулевого разряда соответственно влево или вправо, которые затем поступают на первый выход 19 функционального переноса влево и на первый выхо 21 функционального переноса вправо. Аналогично на выходах мультиппексо- ров 4 и 6 формируются сигналы функцинального переноса из первого разряда влево и вправо, которые поступают соответственно на второй выход 20 функционального переноса влево и на второй выход 22 функционального переноса вправо. Сигналы функционального переноса влево из разряда являютс переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модуля или с вторго информационного выхода 18 модуля, сигнала с первого информационного входа 12 модуля или с второго информационного входа 13 модуля и сигнала фу 1кционального переноса и i-r.p разряда, поступающего с входа 10 функционального переноса влево или с выхода мультиплексора 9.

Сигналы функционального переноса вправо из i-ro разряда являются переключательной функцией трех аргументов: сигнала с первого информационного выхода 17 модуля или с второго информационного выхода 18 модуля, сигнала с первого информационного входа 12 модуля или с второго инфор515

мационного входа 13 модуля и сигнала функционального переноса вправо из i-ro разряда, поступающего с вькода мультиплексора 6 или входа 11 функционального переноса вправо.

Вид этих функций определяется двоичными кодами, подаваемыми по первой и второй группам настроечных входов 1 и 2 устройства. По фронту тактового импульса происходит запись кода результата операции с выходов мультиплексоров 7 и 8 D-триггеры 15 и 16 соответственно. Значение полученного кода подается на первый и второй информационные вькоды 17 и 18 модуля. Код, записанный в D-тригге- рах 15 и 16, остается неизменным до прихода следующего тактового импульса.

Арифметико-логический модуль позволяет реализовать 2 различных арифметико-логических операций над двумя операндами, каждая из которьк выполняется за один такт работы устройства.

Формула изобретения

Арифметико-логический модуль, содержащий шесть мультиплексоров, причем информационные входы первого и второго мультиплексоров соединены с настроечными входами первой группы модуля, настроечные входы второй группы которого соединены с информационными входами третьего и четвертого мультиплексоров, вход функционального перекоса влево модуля соединен с первым управляющим входом первого мультиплексора, второй управляющий вход которого соединен с первым управляющим входом третьего мультиплексора и с первым информационным входо модуля, выход первого мультиплексора соединен с первым выходом функционалного переноса влево модуля и первым управляющим входом второго мультиплексора, выход которого соединен с вторым выходом функционального переноса влево модуля, вход функционального переноса вправо которого соединен с первым управляющим входом четвертого мультиплексора, второй уп

равляющий вход которого соединен с вторым управляющим входом второго мультиплексора, третий упраачяющяй

ВХОД которого -соединен с претьим управляющим входом четвертого мультиплексора и вторым информационным выходом модуля, выход четвертого мультиплексора соединен с вторым у11равляшиц1м

входом третьего мультиплексора, третий управляющий вход которого соединен с третьим управляющим входом первого мультиплексора, выход третьего мультиплексора соединен с первым выходом

функционального переноса вправо модуля, выход четвертого мультиплексора соединен с вторым выходом функци- энального переноса вправо модуля, отличающийся тем,что, с

целью упрощения, он содержит два D-триггера, причем тактовые входы D-триггеров соединены с тактовым входом модуля, информационный вход первого D-триггера соединен с выходом

пятого мультиплексора, информационные

входы которого соединены с настроеч- ными входами третьей группы модуля и информаи ионными входами шестого мультиплексора, выход которого соединен

с информационньм входом второго D-триггера, первый и второй управляющие входы пятого мультиплексора соединены соответственно с вторым и первым управляющими входами первого

мультиплексора, третий управляющий вход которого соединен с третьим управляющим входом пятого мультиплексора, с выходом nepLoro D-триггера и первым информационным выходом моду- ля, второй информационный выход которого соединен с выходом второго D-триггера, третьим управляющим входом второго мультиг1лексора и первым управляющим входом шестого мультиплексора,

второй и третий управляющие выходы которого соединены соответственно с вторым и первым управляющими входами второго мультиплексора,- четвертьй управляющий вход шестого ryЛьтиплeксора соединен с первым управляюшим входом четвертого мультиплексора, РЧ- ход которого соединен с четверть управляющим входом пятого мультиплексора.