Интерфейсное устройство обработки цифровой информации Советский патент 1989 года по МПК H04Q11/04 

.-

Пчобретение относится к технике цифровой связи и может быть исп(хг1ь- зовамо в узле коммутации лок;шьиой цифровоГ системы связи,

Цель изобретения - уменьшение времени обработки.

На чертеже представлена структурная электрическая схема интерфейсного устройства обработки цифровой ин- формации.

Интерфейсное устройство обработки цифровой информации содержит цоследо вательно-параллельный иреобразовател 1, параллельно-последовательный пре- образователь 2, первую 3 и вторую 4 параллельные информационные шины, п блоков 5-1...5-п обмена функциональной информацией с буферами 6-1...6-П ввода-вывода, первый 7 и второй 8 блоки коммутационной памяти, буфер 9 управления, первый блок 10 переключаемой памяти с двухпортовым буфером 11 ввода-вывода, второй блок 12 переключаемой памяти с двухпорто вым буфером 13 ввода-вывода, otrepa- ционный блок 14 с двухпортовым буфером 15 ввода-вывода, пмну 16 управления, а также провод 17 тактовой частоты, провод 18 кадровых импуль- сов.

Интерфейсное устройство обработки цифровой информации работает следующим образом.

Последовательный битовый поток, сформированный в виде кадров, длительность 125 МКС, содержащих 160 последовательных 10-битовых каналов, поступает на вход быстродействующего последовательно-параллельного преобразователя- 1, с выхода которого преобразоваиньш в параллельный формат он поступает на первую параллельную информационную шину 3 - транзитную.

Информационный поток- на транзитной пара глельной информационной тине 3 организован в виде кадров длительностью 125 МКС, состоящих из 320 параллельных 8(10)-битовых каналов. Параллельная информационная шина 3 предназначена для организации обмена параллельными битовыми потоками между последова-ГелЬно-параллельным преобразователем 1, параллельно-последр нательным преобразователями 2 и блоками 10 и 12 переключаемой памяти. Во время каждого кадр а транзитная параллельная информационная шина 3

25

с

е10

- ь 15 20 30

35, 40 о ь45

е ьса р--гсвязана с одним из блоков 10, 12 пе- . реключаемой памяти, причем другой блок Г; это время связан с второй па- ралле. лтной информационной пшной 4 пересыпки данных, причем через каж- дыр кадр (через 125 мкс) осуществляется переключение страниц памяти. Обмен битовым потоком организован таким образом, что во время каждого не- ч тиог о канала информация с транзитной параллельной информационной 1Ш1Ны 3 считывается с заранее определенные ячейки одного из блоков 10, 12 переключаемой памяти через соответствующий двухпортовый буфер 11, 13 ввода- вывода, а во время каждого четного канала информация из опреде;1е1П1Ь1х ячеек одного из блоков 10, 12 переключаемой памяти через соответствующий двухпортовый буфер 11,13 ввода-вы- вода поступает на параллельнуюинформа- ционн ую шику 3 .Информация,поступившая на параллельную информационную шину 3 передается в параллельно-последовательный преобразователь 2,на выходе которого она преобразуется в поток, аналогичный входному потоку, поступившему на вход последовательно-параллельного преобразователя 1. В это время другой блок 10, 12 переключаемой памяти через соответствующий двухпортовый буфер 11, 13 ввода-вывода подключается к параллельной информационной шине 4 - Пересьшка данных и обменивается информацией с ,блоками 5-1...5-п через соответствую- 1дие однопортовые буфера 6-1...6-п ввода-вывода. Таким образом, за один кадр блоки 5-1...5-п получают информацию от одного из блоков 10, 12 переключаемой Г1аг-1яти, записанную в нем во время предыдуш;его кадра, об- менипаются непосредственно между собой, а также пересьшают .ее в один из блоков 10, 12 переключаемой памяти, которая в следующем кадре будет передана в транзитную параллельную информационную тину 3, кроме того во время свободных канальных интервалов один из блоков 10, 12 переключаемой памяти используется как почтовый ящик для организации обмена информацией между блоками 5-1.,. .5-п во время текущего кадра.

Сигналы управления пере1шючением и работой первого 10 и второго 12 блоков переключаемой памяти и двухпортовых буферов 11, 13 ввода-вывопа

в- кажды11 временной интервал, соответствующий каналу на транзитной параллельной информационной шине 3, формируется во втором блоке коммутационной памяти 8 и поступает соотвественно на адресные входы блоков 10, 12 переключаемой памяти и входы Чтение, Запись двухпортовых буферов 11, 13.

Сигналы управления буферами 6-1. 6-п ввода-вывода в каждый временной интервал, соответствующий каналу на параллельной информационной шине 4, формируются в первом блоке коммутационной памяти 7 и поступают на входы Чтение, Запись, Выбор порта Работа блоков 7 и 8 коммутационно памяти синхронизируется кадровым и тактовым импульсами, пocтyпaющи ш по проводам 17, 18. Содержимое блоков 7 и 8 коммутационной памяти может быть изменено посредством управляющих сигналов, поступающих с шины 16 управления через буфер 9 управления на их управляющие входы.

При работе с сигналами в реальном времени, например при конференц-связи, оперативной обработке сигналов управления и т.д. используется операционный блок 14. Его функцию в каждом канальном интервале (конференц- связь и т.п.) определяют сигналы адреса, поступаюш 1е с выходов блока 8 коммутационной памяти. Сигналы по входам Чтение, Запись и Выбор порта двухпортового буфера 15 ввода- вывода определяют направление передачи информации в каждом канальном И11тервале, причем в отличие от буферов 11, 13 двухпортовый буфер 15 позволяет подключать как одновременно, так и раздельно операционный блок 14 к параллё льным информационным шинам 3, 4 т.е. обеспечивает работу устройства в реальном времени. ,

Формула изобретения

Интерфейсное устройство обработки цифровой информации, содержащее последовательно-параллельный преобра- .зователь, параллельно-последовательный преобразователь, первую и вторую параллельные информационные шины, п блоков обмена функциональной информацией с буферами ввода-вывода, информационные порты которых соединены с второй параллельной информационной

10

15

20

1Ш1НОЙ. первый и BTOpoii блоки коммутационной памяти, буфер управления, шину управления, к которой через буфер управления подключены информа- ци1)нные входы первого блока коммутационной памяти, первая, вторая и третья группы выходов которого сое динены соответственно с входами Чтение, Запись, Выбор порта буферов ввода-вывода п блоков обмена функциональной информацией, первые управляющие входы первого и второго блоков коммутационной памяти объединены и являются входом тактовой частоты, вторые управляющие входы первого и второго блоков коммутационной памяти объединены и являются входом кадровых импульсов, вход параллельно- последовательного преобразователя соединен с первой параллельной информационной шиной, выход параллель-; но-последовательного преобразователя является выходом интерфейсного уст- 25 ройства обработки цифровой информации, входом которого является вход последовательно-параллельного преобразователя, при этом первый и второй управляющие входы последовательно- параллельного и параллельно-последовательного преобразователей соединены соответственно с входом тактовой частоты и входом кадровых импульсов, отличающееся тем, что, -с целью уменьшения времени o6pa6oTKHj введены первый и второй блоки переключаемой памяти с двухпортовыми буферами ввода-вывода и операционный блок с двухпортовым буфером ввода- вывода, при этом первые информационные порты двухпортовых буферов ввода- вывода первого, второго блоков переключаемой памяти и операционного блока соединены с первой параллельной информационной шиной, которая подключена к выходам последовательно-параллельного преобразователя, вторые информационные порты двухпор- товьк буферов ввода-вьшода первого, второго блоков переключаемой памяти и операционного блока соединены с второй параллельной информационной шиной, при этом первая группа выходов второго блока коммутационной памяти соединена с адресными входами первого, второго блоков переключаемой памяти и операционного блока, , вторая, третья и четвертая группы выходов второго блока коммутационной

30

35

40

5

0

5

15013068

плмяти соединены соотпетственно с: I HOHHOTO блока, а информационные вхо- входами Чтение, Запись, Выбор ды второго блока коммутационной памя- порта каждого из двухпортовых буфе- ц, соединены с второй группой выхороп ввода-пывода первого, второго дов буфера управления, блоков переключаемой памяти и опера

Изобретение относится к технике цифровой связи. Цель изобретения - уменьшение времени обработки. Устройство содержит последовательно-параллельный преобразователь 1, параллельно-последовательный преобразователь 2, параллельные информационные шины 3 и 4, блоки обмена 5 функциональной информацией с буферами 6 ввода-вывода, блоки коммутационной памяти 7 и 8, буфер 9 управления, блоки переключаемой памяти 10 и 12 с двухпортовыми буферами 11 и 13 ввода-вывода, операционный блок 14 с двухпортовым буфером 15 ввода-вывода, шину 16 управления, провод 17 тактовой частоты и провод 18 кадровых импульсов. При работе с сигналами в реальном времени используется операционный блок 14. Его функцию в каждом канальном интервале определяют сигналы адреса, поступающие с выходов блока коммутационной памяти 8. Сигналы по входам "Чтение", "Запись" и "Выбор порта" буфера 15 определяют направление передачи информации в каждом канальном интервале. При этом в отличие от буферов 11 и 13 буфер 15 позволяет подключать как одновременно, так и раздельно операционный блок 14 к шинам 3 и 4, т.е. обеспечивать работу устройства в реальном времени. 1 ил.