Устройство для управления обменом данными между ЭВМ и абонентами по общей шине Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть применено для организации связи при групповом управлении манипуляторами и мон- тажно-сборочным оборудованием в системе реального масштаба времени.

Цель изобретения - сокращение аппаратурных затрат.

На фиг.1 представлена блок-схема устройства; на фиг.2 - схема блока связи с каналом ЭВМ; на фиг.З - структурная схема операционного блока; на фиг,4 - временная диаграмма канального цикла на фиг.5 - временная диаграмма канального цикла Вывод ; на фиг.6 - блок-схема алгоритма процедуры обмена информацией между операционным блоком и информационными регистрами блоков сопряжения с объектами управления.

Устройство содержит операционный блок 1, группу входов-выходов 2 для

подключения к общей управляющей шине, блок 3 связи с каналом 4 ЭВМ, блок 5 синхронизации, шину 6 синхронизации и блоки 7 сопряжения с объектами управления, подключенные двунаправленными связями 8 к каналу 4 ЭВМ.

Блок 5 состоит из элемента И 9, элемента НЕ 10, счетчика J1, одновиб- ратора 12, регистра усилителей J3 и генератора синхроимпульсов 34.

Устройство содержит также первый 15 и второй 16 регистры, дешифратор 17, шинный формирователь 18, элемент НЕ 19, элемент ИЛИ 20, элементы И 21 - 23 и информационную шину 24.

Блок 3 образуют информационная шина 25, буферный регистр 26, передающий регистр 27 данных, регистр 28 адреса, приемный регистр 29 данных, информационная шина 30, шинный фор- мирова гель 31 и дешифратор 32.

i

IB

ел

4ь СО 4ь

N9

Основу структуры операционного блока 1 (фнг.З), в качестве которого используется БИС КМ 18 16ВЕ48,, составляет внутренняя двунаправленная . шина 33, которая связывает все функциональные модули блока I. В модуле

34постоянного запоминающего устройства, управляемого через дешифратор

35от счетчика команд 36 фиксируется текст программы управления работой устройства. Б модуле 37 оперативного запоминаюшего устройства (ОЗУ), управляемого через дешифратор 38 от регистра адреса 39, размеряется инфор- нация, изменяющаяся в процессе работы устройства. В ОЗУ 37 выполгены зоны регистров общего назначения RO,

..., R7 и стека, используемого при обработке прерываний. Остальная часть ОЗУ 37 используется в качестве буфе ра информации, передаваемой и принимаемой от объектов управления. Функциональное назначение регистров RO, ,,., R7 следующее: ПО - указатель ад- реса регистров 27, 28, 29 блока 3; R1 - указатель адреса буфера ОЗУ 37; R2 - счетчик групп пересылаемого сообщения; R3 - число байт в сообщении; R4 - счетчик числа управляемых объек- тов| R5 - код младшего байта адреса блока 7; Кб - код младшего баЈта адреса памяти ЭВМ; R7 - код старшего байта адреса памяти ЗВМ.

Обработка информации осуществляется в арифметико-логическом устройстве (ЛЛУ) 40 под управлением модуля дешифратора команд 4. В модуле управления 42 используются следующие выводы: ТО - в режиме выдачи тактирующего сигнала для тактирования блока 5 синхронизации; запрос прерывания (ЗПР) для счета пересылаемш: групп в режиме прерывания; XI, Х2 - для

подключения резонатора; ЧТ, ЗП и САВП - для управления обменом информацией между блоком I и регистрами 27 - 29 блока 3, СБРОС - для начального пуска блока I; Т1, РВП, ШАГ,, ПРОГ и РВД в работе описываемого устройства не используются. Порт 43 (РО) используется для обмена информацией между блоком 3 и регистрами 27 - 29 блока 3 в динамическом режиме,, выводы порта 44 (Р1) используются для управления элементами 15 - 23 (четыре линии в режиме вывода и две линии в режиме ввода)s выводы порта 45 (Р2)

Q

5

д 5

п

5

используют для управления блоком 5 (две линии в режиме вывода).

Устройство работает следующим образом.

Пересылаемая через блоки 7 последовательными кодом информация разделена на группы. Обмен через канал 4 ЭВМ с передающими и приемными регистрами памяти блоков 7 возможен только в паузах между сеансами пересылки последовательного кода (сеансами связи). В течение сеанса связи устройство через канал 4 ЭВМ производит обмен содержимого буфера ОЗУ 37 и выделенной области памяти ЭВМ, а именно переносит подготовленную ЭВМ информацию в буфер ОЗУ 37 и пересылает из буфера ОЗУ 37 в память ЭВМ информацию, полученную от объектов управления. Во время паузы устройство через канал 4 ЭВМ производит обмен содержимого буфера ОЗУ 37 с регистрами памяти блоков 7, а именно пересылает полученную от ЭВМ информацию из буфера ОЗУ 37 в передающие регистры блоков 7 и информацию из приемных регистров блоков 7 в буфер ОЗУ 37. Время, затрачиваемое на обмен инЛормацией между буфером ОЗУ 37 и регистрами блоков 7, определяет длительность паузы между сеансами связи. Описанная организация функционирования обеспечивает ЭВМ возможность пользоваться информацией для обмена с объектами управления, обращаясь непосредственно к памяти ЭВМ.

При подготовке к сеансу связи блок 1 загружает в регистр R2 код количества групп в посылке, устанавливает и следующей командой снимает сигнал на втором выходе порта 45 (Р2). Этот сигнал через шину 6 устанавливает в исходное состояние схемы контроля в блоках 7. После этого блок 1 устанавливает на первом выходе порта 45 (Р2) уровень О, переводя генератор 14н - синхроимпульсов и счетчик 11 в режим деления частоты, поступающей через элемент И 9 с выхода ТО блока 1. Синхроимпульсы с выхода генератора синхроимпульсов 14 через шину 6 и регистр усилителей 13 поступают на сдвиговые регистры (на Лиг.1-3 не показаны) блоков 7 и объектов управления, осуществляя преобразование информации из параллельного кода в последовательный в передающих регистрах и последовательного кода в параллельный в прием-.

ных регистрах. При этом счетчик 11 осуществляет счет битов в группе передаваемого сообщения. По -завершении пересылки группы на выходе счетчика И устанавливается сигнал 1, который блокирует прохождение тактовой частоты через элемент И 9, выставляет требование прерывания на входе

кумулятора, сопровождаемый стробирую- щим сигналом на выходе ЗП, который пройдя на соответствующий выход де- i шифратора 32 фиксирует информацию в выбранном регистре. При чтении данных из регистра 29 блок 1 также выполняет машинный цикл обращения к внешней памяти данных, при этом подЗПР блока I и возбуждает одновибратор 10 готовки информации в аккумуляторе и

12. Импульс с выхода одновибратора 12

с

через шину 6 поступает на схемы контроля блоков 7, которые блокируют фиксацию принятой информации при обнаружении сбоев в принятой группе. По сигналу требования прерывания блок 1 производит обратный счет содержимого регистра R2 и, если результат не равен нулю, выставляет и следующей командой снимает уровень 1 на первом выходе порта 45 (Р2), инициализируя пересылку очередной группы. Если содержимое регистра R2 становится равным нулю, блок 1 выставляет на первом выходе порта 45 (Р2) уровень 1 и приступает к формированию паузы.

Обращение к регистрам блоков 7 и ячейкам памяти ЭВМ через канал 4 ЭВМ, интерфейс которого реализован согласно ТО 3.852.382 на центрального процессора М2, осуществляется в режиме прямого доступа к памяти. При подготовке к канальному циклу ВЫВОД в регистре 28 должен быть зафиксирован адрес ячейки ЭВМ, а в регистре 27 - данные, подлежащие передаче. При подготовке к канальному циклу ВВОД в регистре 28 должен быть зафиксирован адрес ячейки ЭВМ, а после завершения цикла ВВОД в канале 4 прочитаны данные, зафиксированные в регистре 29.

Запись в регистры 27 и 28 осуществляется в следующем порядке.

Блок 1 загружает в аккумулятор АЛУ 40 код, подлежащий передаче, а в регистр RO - адрес соответствующего регистра 27 или 28 поскольку организация блока 1 однобайтная, а канала 4 - двухбайтная, загрузка в регистр 28 производится за два обращения по двум стробирующим входам). После этого блок 1 выполняет машинный цикл обращения к внешней памяти данных, D адресной части цикла на шину 24 через порт РО передается код содержимого регистра RO и по фронту сигнала с выхода САВП этот код фиксируется в буферном регистре 26, после чего на шину 24 передается код содержимого ак25

30

регистре RO не требуется, так как обращение производится к одному регистру 29. В информационной части машинного цикла вырабатываемый на выходе ЧТ

15 стробирующий сигнал переключает в активное состояние выходы регистра 29 и зафиксирбванная в нем информация через шины 25 и 24 пересылается в аккумулятор АЛУ 40.

20 I

Временная диаграмма (фиг.4) канального цикла ВВОД, формируемого элементами 15-23, поясняется таблицей состояний дешифратора 17. Минимальное время переключения схемы из одного состояния в другое определяется периодом тактовой частоты ТО, чем обеспечиваются необходимые временные задержки при формировании диаграмм канальных циклов. На диаграмме приведены канальные сигналы: ТГЩ - требование прямого доступа (шестой выход регистра 16)j ППД - предоставление прямого доступа (цепь ППД общей шины уп

35 равления канала 4); ПВ - подтверждение выбора (восьмой выход регистра 16); ДА - состояние информационной шины данных адресов (первая группа информационных входов-выходов блока

40 3); СИА - синхроимпульс активного - устройства (первый выход шинного формирователя 18); ВВОД - строб ввода (седьмой выход регистра 16); СИП - синхроимпульс пассивного устройства

45 (цепь синхросигнала общей шины управления канала 4); БАЙТ - выполнение байтовой операции (выход элемента И 21); ВУ - обращение в поле адресов внешних устройств (выход элемента И 22); ТО - тактовая частота на выходе

50

55

ТО блока 1; ТЦ - сигнал требования цикла на выходе порта Р1 блока 1.

До момента Т подачи на седьмой вход регистра 15 сигнала О состояние выходов регистров 15 и 16 и дешифратора 17 под воздействием тактирующей частоты ТО определяется первой строкой таблицы. При этом на вхо

регистре RO не требуется, так как обращение производится к одному регистру 29. В информационной части машинного цикла вырабатываемый на выходе ЧТ

стробирующий сигнал переключает в активное состояние выходы регистра 29 и зафиксирбванная в нем информация через шины 25 и 24 пересылается в аккумулятор АЛУ 40.

I

Временная диаграмма (фиг.4) канального цикла ВВОД, формируемого элементами 15-23, поясняется таблицей состояний дешифратора 17. Минимальное время переключения схемы из одного состояния в другое определяется периодом тактовой частоты ТО, чем обеспечиваются необходимые временные задержки при формировании диаграмм канальных циклов. На диаграмме приведены канальные сигналы: ТГЩ - требование прямого доступа (шестой выход регистра 16)j ППД - предоставление прямого доступа (цепь ППД общей шины уп

равления канала 4); ПВ - подтверждение выбора (восьмой выход регистра 16); ДА - состояние информационной шины данных адресов (первая группа информационных входов-выходов блока

3); СИА - синхроимпульс активного - устройства (первый выход шинного формирователя 18); ВВОД - строб ввода (седьмой выход регистра 16); СИП - синхроимпульс пассивного устройства

(цепь синхросигнала общей шины управления канала 4); БАЙТ - выполнение байтовой операции (выход элемента И 21); ВУ - обращение в поле адресов внешних устройств (выход элемента И 22); ТО - тактовая частота на выходе

ТО блока 1; ТЦ - сигнал требования цикла на выходе порта Р1 блока 1.

До момента Т подачи на седьмой вход регистра 15 сигнала О состояние выходов регистров 15 и 16 и дешифратора 17 под воздействием тактирующей частоты ТО определяется первой строкой таблицы. При этом на вхо

дах блока 3 присутствуют сигналы удерживающие выходы регистров 27 - 29 и шинного формирователя 31 в состоянии высокого импеданса, что не на- рушает работы информационный шчны канала 4 и шины 25, на выходах шинного формирователя 18 установлены уровни сигналов 1, также не препятствующие функционирование канала 4.

Поступление сигнала ТЦ на седьмой вход регистра 15 приводит к переключению схемы в состояние, определяемое второй строкой таблицы. Если в ка- .- нальном цикле производится обращение к информационным регистрам блоков 7 (адресное поле внешних устройств), на выходе обращения порта Р1 блока 1 также устанавливается сигнал О. На выходе шинного формирователя 18 уста- навливается активный сигнал ТПД (Т2).

ЭВМ, получив этот сигнал, завершает текущий цикл канала 4 (13) и вырабатывает сигнал ППД (Т4). Поступив на второй вход регистра 15, сигнал ППД изменяет состояние выходов схемы в соответствии с третьей строкой таблицы. При этом (Т5) в канал 4 поступают активные сигналы ПВ с восьмого выхода регистра 16 и ВУ с выхода элемента И 22 при обращении к регистрам блоков 7, а в блок 3 по первому и второму разрешающим входам .поступают сигналы, переключающие выходы регистра 28 и формирователя 31 в активное состоя- ние (при этом формирователь 31 нает- роен на передачу информации из канала А в канал В). На информационных шинах (ДА) канала 4 устанавливается подготовленный блоком 1 адрес ведо- мого устройства.

Через один период тактовой частоты схема переходит в состояние, определяемое четвертой строкой таблицы, при этом в канале 4 снимается сигнал ТДЦ (Т6) и устанавливается сигнал СИА, фиксирующий адрес в ведомом устройстве. В следующем периоде тактовой частоты схема переходит в состоя- ние (пятая строка таблицы), в котором в канал 4 поступает сигнал ВВОД (Т7)} регистр 28 блока 3 переключается в пассивное состояние, а формирователь 31 настраивается на передачу информа- ции из канала В в канал А. Затем сигнал на первом выходе регистра 6 переводит схему в состояние, определяемое шестой строкой таблицы -(ожидание

5

з 0

0 5 0

5 п ,-

сигнала СИП на третьем входе регист- ра 15).

В это время ведомое устройство выставляет на информационной шине (ДА) канала 4 данные для обмена с предлагаемым устройством и сопровождает их канальным сигналом СИП (Т8), при этом на выходе элемента И 23 вырабатывает-, ся сигнал, фиксирующий эти данные в регистре 29. Очередной период тактовой частоты переключает схему в состояние, определяемое седьмой строкой таблицы, то есть снимает канальные сигналы ВВОД, СИА, ПВ, предоставляя канал 4 процессору ЭВМ. При этом на втором выходе регистра 16 устанавливается сигнал О, который поступает на второй.вход логического условия порта Р1 блока 1, на первом входе логического условия которого также присутствует сигнал О (восьмая строка таблицы). Опрашивая эти входы, блок 1 определяет завершение цикла обращения к каналу 4 и снимает сигнал ТЦ, переводя схему в состояние, соответствующее первой строке таблицы. Во время выполнения цикла ВВОД сигнал БАЙТ не вырабатывается, так как на первом входе элемента И 21 постоянно присут- .ствует запрещающий сигнал 1.

Временная диаграмма цикла ВЫВОД в канале 4 приведена на фиг.5. Порядок формирования канальных сигналов следующий. Поступление сигналов О на шестой (требование вывода) и седьмой входы регистра 15 вызывает изменение состояний выходов схемы в соответствии с первой - четвертой строками таблицы аналогично циклу ВВОД. Следующий период тактовой частоты переводит схему в состояние, определяемое девятой строкой таблицы, при этом выходы регистра 28 переключаются в пассивное состояние (формирователь 31 настроен на передачу информации из канала А в канал В). Очередной период тактовой частоты переключает выходы схемы в состояние, определяемое десятой строкой таблицы, причем в первой половине периода выходы регистра 27 переключаются в активное состояние. В результате этого на информационных шинах канала 4 устанавливаются данные, передаваемые в ведомое устройство, а во второй половине периода на выходе шинного формирователя 18 - активный

сигнал ВЫВОД. Сигнал 1 на четвермирователя 18 пока не влияют на функ ционирование канала 4.

В дальнейшем блок 1 осуществляет бесконечно повторяющуюся последовательность процедур: проверка готов- ности ЭВМ, обмен информацией между буфером ОЗУ 37 и регистрами блоков 7 запуск сеанса связи с объектом управления, обмен информацией между буфером ОЗУ 37 и выделенной областью памяти ЭВМ, проверка окончания сеанса связи.

При выполнении процедуры проверки

10

том входе и О на пятом входе р еги- стра 15 переводит схему в следующем периоде тактовой частоты в состояние ожидания сигнала СИП (одиннадцатая строка Таблицы . Ведомый блок прини-- мает данные с информационных шин (ДА) канала 4 и вырабатывает сигнал СИП, который поступает на третий вход регистра 15. В очередном периоде тактовой частоты происходит изменение состояний выходов схемы в соответствии с двенадцатой строкой таблицы, т.е. в канале 4 снимаются сигналы ВЫВОД, 15 готовности ЭВМ блок 1 помещает в ре- СИА, ПВЯ предоставляя канал процессе- гистр 28 адрес выделенной ячейки пару ЭВМ, а на первом выходе регистра 15 устанавливается сигнал О, переводя схему в состояние, определяемое восьмой строкой таблицы. Кроме того, 20 в цикле ВЫВОД на первом входе элемента И 21 присутствует сигнал О, разрешающий прохождение сигналов с первого и второго выходов дешифратора 17 на его выход. В результате этого на 25 седьмом выходе шинного формирователя 18 формируется сигнал БАЙТ.

Совместное функционирование узлов устройства координируется блоком 1 под управлением программы, зафиксированной в ПЗУ 34 в следующем порядке. При включении напряжения питания в цепи общего сброса ЭВМ формируется импульсный сигнал, поступающий на входы сброса блока 1 и регистра 16, в результате чего на выходах регистра 16 и портов РО, Р1, Р2 блока 1 устанавливаются уровни 1, при этом выходы шинных формирователей J8 и 31 переводятся в высокоимпедансное состояние 40 и не могут нарушить сЬункционирование канала 4 под управлением ЭВМ. В исходное состояние переводятся также счетчик 11 и генератор синхроимпульсов 14, т.е. связь с объектами управ- 45 что аДРеса всех блоков 7 размещены в ления выключена.одной стРаниЧе поля памяти ЭВМ), инициализация канального цикла БВОД с

В процессе подготовки к работе блок 1 производит очистку резидентного ОЗУ 37, выполняет команды переклюмяти ЭВМ, инициализирует через элементы 15-23 канальный цикл ВВОД и сравнивает принятую в регистр 29 информацию с оговоренным кодом готовности (ЭВМ выставляет код готовности после выполнения подготовительных процедур и включения на режим обслуживания объектов управления). При несовпадении кодов операция повторяется, а при совпадении блок 1 выполняет следующую процедуру.

Выполнение процедуры обмена информацией между буфером ОЗУ 37 и регистрами блоков 7 поясняется блок-схемой алгоритма на фиг.6. Блок 1 помещает в регистр R1 адрес начала буфера ОЗУ 37, в резистр R4 - число обслуживаемых объектов управления (число под- .,. ключенных к каналу 4 блоков 7), в

регистр R5 - младший байт адреса первого информационного регистра в первом из блоков 7, после чего в операции, помеченной меткой M1:V блок 1 помещает в регистр R3 число байт в сообщении для одного блока 7. В операции, помеченной меткой М2: производится загрузка регистра 28 содержимым регистра Rb (подразумевается,

30

чения вывода ТО на выдачу тактовой частоты, в результате чего элементы 15-23 устанавливаются в состояние,

одновременной выработкой сигнала на выходе обращения порта Р1 (обращение в зону внешних устройств), пересылка принятой информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указателя в регистре RJ вдоль буфера ОЗУ 37. Затем осуществодновременной выработкой сигнала на выходе обращения порта Р1 (обращение в зону внешних устройств), пересылка принятой информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указателя в регистре R вдоль буфера ОЗУ 37. Затем осуществсогласно первой строки таблицы и команду переключения разрешающего выхо- ляется пересылка информации из буфе- да порта Р1 в состояние логического % ра ОЗУ 37 по указателю в регистре R1

54341210

мирователя 18 пока не влияют на функционирование канала 4.

В дальнейшем блок 1 осуществляет бесконечно повторяющуюся последовательность процедур: проверка готов- ности ЭВМ, обмен информацией между буфером ОЗУ 37 и регистрами блоков 7, запуск сеанса связи с объектом управления, обмен информацией между буфером ОЗУ 37 и выделенной областью памяти ЭВМ, проверка окончания сеанса связи.

При выполнении процедуры проверки

10

15 готовности ЭВМ блок 1 помещает в ре- гистр 28 адрес выделенной ячейки па2025

15 готовности ЭВМ блок 1 помещает в ре- гистр 28 адрес выделенной ячейки па05

0 5 что аДРеса всех блоков 7 размещены в одной стРаниЧе поля памяти ЭВМ), инимяти ЭВМ, инициализирует через элементы 15-23 канальный цикл ВВОД и сравнивает принятую в регистр 29 информацию с оговоренным кодом готовности (ЭВМ выставляет код готовности после выполнения подготовительных процедур и включения на режим обслуживания объектов управления). При несовпадении кодов операция повторяется, а при совпадении блок 1 выполняет следующую процедуру.

Выполнение процедуры обмена информацией между буфером ОЗУ 37 и регистрами блоков 7 поясняется блок-схемой алгоритма на фиг.6. Блок 1 помещает в регистр R1 адрес начала буфера ОЗУ 37, в резистр R4 - число обслуживаемых объектов управления (число под- ,. ключенных к каналу 4 блоков 7), в

регистр R5 - младший байт адреса первого информационного регистра в первом из блоков 7, после чего в операции, помеченной меткой M1:V блок 1 помещает в регистр R3 число байт в сообщении для одного блока 7. В операции, помеченной меткой М2: производится загрузка регистра 28 содержимым регистра Rb (подразумевается,

0

одновременной выработкой сигнала на выходе обращения порта Р1 (обращение в зону внешних устройств), пересылка принятой информации из регистра 29 в буфер ОЗУ 37 по указателю в регистре R1 и смещение указателя в регистре RJ вдоль буфера ОЗУ 37. Затем осуществляется пересылка информации из буфе- ра ОЗУ 37 по указателю в регистре R1

Изобретение относится к вычислительной технике и может быть применено для организации связи при групповом управлении манипуляторами и монтажно-сборочным оборудованием в системе реального масштаба времени. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит операционный блок, блок синхронизации, блок связи с каналом ЭВМ, два регистра, дешифратор, нижний формирователь, три элемента И, элемент ИЛИ, элемент НЕ. 1 з.п. ф-лы, 6 ил, 1 табл.

нуля, включая шинный формирователь 18, однако, как показано при описании канальных циклов, выходы шинного форв регистр 27, инициализация канального цикла ВЫВОД в зоне внешних устройств, смещение указателя в регистре Rl вдоль буфера ОЗУ 37, модификация адреса в регистре R5 для обращения к очередным регистрам блока 7 и счет числа байт в регистре R3, Пока, не завершена пересылка всей информации из очередного блока 7 повторяются операции, помеченные меткой М2:, после чего производится модификация адреса в регистре R5 на адрес перво- го регистра в очередном блоке 7 и счет числа обслуженных блоков 7 в регистре R4. Пока не обслужены все блоки 7, повторяются операции начиная с метки Ml:.

Выполнение процедуры запуска сеанса связи с объектами управления приведено при описании функционирования блока 5 синхронизации.

Процедура обмена информацией меж- ДУ буфером ОЗУ 37 и выделенной областью памяти ЭВМ по структуре аналогична описанной для фиг.6.

Процедура проверки окончания сеанса связи заключается в ожидании обну- пения программой прерываний содержимого регистра R2, после его блок 1 приступает к повторению описанных Процедур.

Формула изобретения

1, Устройство для управления обменом данными между ЭВМ и абонентами По общей шине, содержащее блок связи С каналом ЭВМ, два регистра, дешифратор, блок синхронизации, первый элемент И, причем первая группа информационных входов-выходов блока связи с Каналом ЭВМ образует группу вхоцов- Выходов устройства для подключения к общей информационной шине, первый и второй синхровыходы блока синхронизации являются выходами устройства для подключения к первым и вторым синхро- входам абонентов, отличающееся тем, что, с целью сокращения аппаратурных затрат, в него введены операционный блок, шинный формирователь, два элемента И, элемент, ИЛИ элемент НЕ, причем первый синхровы- (сод операционного блока является вы- кодом устройства для подключения к третьим синхровходам абонентов, первый выход шинного формирователя, сое- диненный с первым информационным входом первого регистра, второй, третий четвертый, пятый, шестой и седьмой выходы шинного Формирователя образуют

группу выходов устройства для подключения к общей управляющей шине, второй информационный вход и третий информационный вход первого регистра, соединенный с первым входом первого элемента И, являются входами устройства для подключения соответственно к цепям предоставления прямого доступа и синхронизации общей шины, при этом тактовый выход операционного блока соединен с входом запуска блока синхронизации, с синхровходом первого регистра и с входом элемента НЕ, выход которого соединен с синхровходом второго регистра, первый, второй выходы которого соединены соответственно с четвертым, пятым информационными входами первого регистра и с первым, вторым входами логического условия операционного блока, выходы требования вывода и требования цикла которого соединены соответственно с шестым и седьмым информационными входами первого регистра, восьмой информационный вход которого соединен с первым разрешающим входом блока связи с каналом ЭВМ, с третьим выходом второго регистра и с первым входом второго элемента И, второй вход которого соединен с выходом обращения операционного блока, разрешающий выход которого соединен с разрешающим входом шинного формирователя, первый, второй и третий информационные входы которого соединены соответственно с четвертым, пятым и шестым выходами второго регистра, седьмой выход которого соединен с входом направления обмена блока связи с каналом ЭВМ, с четвертым информационным входом шинного формирователя и вторым входом первого элемента И, выход которого соединен с синхровходом блока связи с каналом ЭВМ, второй разрешающий вход которого соединен с восьмым выходом второго регистра и с пятым информационным входом шинного формирователя, шестой и седьмой информационные входы которого соединены соответственно с выходами второго и третьего элементов И, первый, второй, третий, четвертый, пятый, шестой и седьмой выходы первого регистра соединены соответственно с первым, вторым, тре-, тьим, четвертым, пятым, шестым и седьмым информационными входами дешифратора, восьмой информационный вход которого соединен с восьмым выходом

первого регистра и с первым входом третьего элемента И, второй вход которого соединен с выходом элемента ИЛИ, первый, второй входы которого соединены с первым, вторым выходами дешифратора и с первым, вторым информационными входами второго регистра, третий, четвертый, пятый, шестой и седьмой информационные входы которо- го соединены соответственно с третьим, четвертым, пятым, шестым и седьмым выходами дешифратора, восьмой выход которого соединен с восьмым информационным входом второго регистра и с третьим разрешающим входом блока связи с каналом ЭВМ, входы записи, чтения, четвертый разрешающий вход и вторая группа информационных входов- выходов которого соединены соответст- венно с вторым синхровыходом, с выходом чтения, с выходом задней и с группой информационных входов-выходов операционного блока, третий синхровы- ход и разрешающий вход которого соединены соответственно с установочным входом и разрешающим вьосодом блока синхронизации.

Примечание. J - сигнал, соответствующий уровню 1, 0 - сигнал, соответствующий уровню X - уровень сигнала не имеет значения.

с JQ 5 0

0 5

5

формационных входов-выходов блока, группа информационных входов буферного регистра соединена с группами информационных входов регистра адреса и передающего регистра данных, с группой информационных выходов приемного регистра данных и образует вторую группу информационных входов-вы- ходов блока, вход выбора направления шинного формирователя является входом направления обмена блока, разрешающие входы регистра адреса, шинного формирователя, передающего регистра данных и буферного регистра являются соответственно первым, вторым, третьим и четвертым разрешающими входами блока, синхровход приемного регистра данных является синхровходом блока, синхровход дешифратора и разрешающий вход приемного регистра данных являются соответственно входами записи и чтения блока, при этом в блоке связи с каналом ЭВМ информационные выходы буферного регистра соединены с информационными входами дешифратора, первый, второй и третий выходы которого . соединены соответственно с синхровходом передающего регистра данных, с первым и вторым синхровходами perист- ра адреса, группа информационных выходов которого соединена с группой информационных входов приемного регистра данных, с группой информационных выходов передающего регистра данных и с второй группой информационных входов-выходов шинного формирователя.

фие.1

и

тшчшш

IL JI

im

fc

fc

a s

JS

Ъ гпф

& ffi il 91 SI Ш U U

f Начало

M:e /««MO Адова ОЗУ

W. количество абонен/псЗ

R5: в начальный адрес пердого абонента.

КЗ:

3L

vucno байтосообщениц.

а.

А отсылка Ь $уфер

7/u«w /tf буфера. Вывод

±

Модификация I R5

i

Модификация 2 U5

I

Cwvw абонентов

( /Tflttg J)

МЩ

МЩ

INCRI

I

INC Я

±

ция

i

f Уг/77 if 2V/77

J

йг

I

0ue,S