Аналого-цифровая вычислительная система Советский патент 1989 года по МПК G06J1/00 

tit

О1

о со

QO

сд ел

Фл

ножающих цифроаналоговьк преобразователей 5 (УЦАП), п суммирующих усилителей 6, п интегрирующий усилителей 7, коммутатор 8 аналоговых сигналов, аналого-цифровой преобразователь 9 и регистр управления 10. Упрощение системы достигается на основе сокращения

количества УЦАП 5 в каждой группе, используемых для задания коэффициентов матрицы моделируемой системы уравнений. Повышение надежности обеспечивается за счет оперативного переключения УЦАП внутри группы при выходе их из строя. 2 ип.

Изобретение относится к вычислительной технике и может быть использовано для моделирования непрерывных и непрерывно-дискретных процессов. Целью изобретения является упрощение системы и повышение ее надежности. Аналого-цифровая вычислительная система содержит блок 1 распределения начальных условий, блок 2 памяти коэффициентов уравнений, селектор 3 адреса, (N+2) коммутирующие матрицы 4 аналоговых сигналов, (N+2) группы умножающих цифроаналоговых преобразователей 5 (УЦАП), N суммирующих усилителей 6, N интегрирующих усилителей 7, коммутатор 8 аналоговых сигналов, аналого-цифровой преобразователь 9 и регистр управления 10. Упрощение системы достигается на основе сокращения количества УЦАП 5 в каждой группе, используемых для задания коэффициентов матрицы моделируемой системы уравнений. Повышение надежности обеспечивается за счет оперативного переключения УЦАП внутри группы при выходе их из строя. 2 ил.

Изобретение относится к.вычислительной технике и может быть использовано дпя моделирования непрерывных и непрерывно-дискретных процессов и систем управления в реальном и ускоренном масштабе времени.

Цель изобретения - упрощение системы и повьщгение ее надежности.

На фиг. 1 изображена блок-схема аналого-цифровой вычислительной системы; на фиг. 2 - алгоритм, поясняющий процесс автоматического набора схемь моделирования.

Вычислительная система содержит блок 1 распределения начальных условий, блок 2 памяти коэффициентов уравнений, селектор 3 адреса, (п+2)

кокмутируюпщх матриц аналоговых сиг-

п+е Налов 4, У п- умножающих цифроанаIJ.

логовых преобразователе (УЦАП) 5,

причем , п суммирующих усилителей 6, п иггегрирующих усилителей 7, ком1-1утатор 8 аналоговьк сигнаггов, аналого-цифровой преобразователь (АЦП) 9 и регистр 10 управления. Группа из т: УЦАП 5, аналоговые входа которых подключены к одной из пе- ременных х-, а выходы - к входам j-й коммутирующей матрицы 4 образуют j-й блок 1 автонабора.

На этапе подготовки в блок 2 памяти загружается программа пользовате- ля, содержащая исходную систему из п дифференциальных уравнений первого порядка:

X, а,х,+...+а,;х; + . ..+а,„х„н-Ь, ; х; а;,х, + ......+а;„х„+Ь,-; ( Хп а,,х, + ...+а,|х, + ...+а „х„+Ь„,

с начальными условиями

к, (0) х,„,.. .,х(0) х;о ...., х(0) х,„.

В соответствии с значениями коэффициентов a, j , bj и начальных условий ураййений (1) по известной

«01

методике производится масштабирование переменных с определением соответствующих значений коэффициентов передачи , k и коэффициента в цепи установки начальных условий k для установки на УЦАП 5. При этом запоминаются индексы i и j отличных от нуля коэффициентов, по которым формируются коды управления коммутирующими матрицами 4.

Вычислительная система работает следующим образом.

В исходном состоянии блок 1 записывает в регистр 10 код, в соответствии с которым на управляющих входах интеграторов 7 устанавливается режим Исходное положение, а вход Пуск АЦП 9 блокируется. Затем под управлением блока 1 селектором 3 адреса последовательно выбирается УЦАП 5 и по шине данных из блока 2 памяти во внутренние регистры умножающих ЦАП 5 записываются значения соответствующих коэффициентов k;j , и , рассчитанных на этапе подготовки. Аналогичным образом блок I осуществляет последовательную запись во внутренние регистры коммутирующих матриц 4 кодов управления, сформированных по индексам тех коэффициентов а;; ,bj начальных условий х , которые в конкретном исходном уравнении (1) отличны от нуля. Таким образом, в исходном состоянии в УЦАП 5 установлень1| значения коэффициентов k, j , и - , а в коммутируюЕЩх матрицах 4 установлены связи, определяющие схему моделирования для заданной системы уравнений (1) с неполной матрицей отличных от нуля коэффициентов.

Алгоритм процесса автонабора схемы моделирования под управлением блока 1 приведен на фиг. 2, где k, j - коэффициенты, устанавливаемые на УЦАП 5, причем , kb; , Ь, ..

Решение системы уравнений (1) начинается при поступлении от блока I через регистр 10 управления сигналов Пуск на управляющие входы интеграторов 7. Таким же образом на управляющие входы интеграторов 7 подаются и другие сигналы управления его режимами: Останов, Исходное положение

При необходимости ввода аналоговой переменной в блок 2 памяти блок 1 через селектор 3 адреса обращается к коммутатору 8, в который заносит по шине данных.код, приводящий к подключению необходимо переменной Х{ к ана- логовому входу АЦП 9. Затем на управ- ляюцщй вход АЦП 9 через регистр 10 от блока 1 подается сигнал Запуск АЦП. Преобразованный сигнал считывается по шине данных в блок 2 памя- ти по истечении времени преобразова- йия. Моделирование нелинейных уравнений возможно путем модуляции коэффициентов, например воспроизведение функции bi f(x,) путем считывания X через АЦП 9 в блок 2 памяти выборки значения Ъ;, соответствующего значению X ; и соответствующего изменения коэффициента на УЦАП 5.

Таким образом обеспечивается : уменьшение аппаратурных затрат путем сокращения количества УЦАП в каждой

j-й группе (J 1,п+2) с п до

га; и подключения их к входам суммирующего усилителя через коммутирующую матрицу аналоговых сигналов размерностью га:кп, т.е. в матричную модуль вводятся (п+2) блоков автонабора, исключаю11{ие избыточность, имеющую место при наборе полной матрицы коэффициентов для предельно предус- .мотренного случая моделирования. всех п уравнений со всеми п (п+2) членами и начальными условиями. Предлагаемое решение позволяет за счет учета разряженности матрицы коэффи- циентов повысить порядок автоматически набираемой системы уравнений. Кроме того, обеспечивается увеличение надежности и гибкости автонабора за счет того, что при выходе из строя любого из mj УЦАП j-й группы схем автонабора вместо него может быть оперативно использован другой УЦАП той же группы.

Формула изобретения

Айалого-цифровая вычислительная система, содержащая (п+1)-ю группу

0 5

0

0 5

5

0

умножающих цифроаналоговых преобразователей, блок распределения начальных условий, подключенный шинами адреса, данных и управления к ршнам адреса данных и управления блока памяти коэффициентов уравнений соответственно, аналого-цифровой преобразователь, соединенный выходом с шиной данных блока распределения начальных условий, а информационным входом - с выходом коммутатора аналого вых сигналов, информационные входы которого соединены с выходами п интегрирующих усилителей, а управляющий вход - с шиной данных блока распределения начальных условий, отличающаяся тем, что, с целью упрощения системы и повышения ее надежности, она содержит (п+2)-ю группу умножающих цифроаналоговых преобразователей, п суммирующих усилителей, п+2 коммутирующих матрицы аналоговых сигналов, регистр управления и селектор адреса, причем каждая j-я (1 +1) коммутирующая матрица аналоговых сигналов подключена каждым k-м (1 , где ) сигнальным входом к выходу k-ro умножающего цифро- аналогового преобразователя j-й группы, а каждым i-м (1 i in) выходом к j-му входу i-ro суммирующего усилителя, соединенного выходом с сигнальным входом i-го интегрирующего усилителя, подключенного выходом к аналоговым входам умножающих цифро- аналоговых преобразователей i-й группы, а входом задания начальных условий - к i-му выходу (п+2)-и коммутирующей матрицы аналоговых сигналог, соединенной сигнальными входами с выходами .умножающих цифро аналоговых преобразователей (п+2)-и группы, причем аналоговые входы умножающих циф- роаналоговых преобразователей (п+1)-и и (п+2)-и групп подключены к шине ввода опорного напряжения, а входы управления режимом работы п интегрирующих усилителей и управляющий вход ансшого-цифрового преобразователя соединены с выходами соответствующих разрядов регистра управления, причем цифровые входы всех умножающих цифроаналоговых преобразователей всех группу, управляющие входы всех коммутирующих матриц аналоговых сигналов и информационные входы регистра управления подключены к щине данных блока распределения начальных уело-.J

(

, 1

i-номер зм мента 8 столбце

NoaiptiUbi козффици гт, а;

j- HQMep элемента 8 строке, У / л 2; 1-номер УПАЛ 5 S блоке //, /Т

д I OMmAnSJ-eo 5локаП ycmafiaSAuBae/ncjp

замыкается контакт l-M бходом и t-rt обходом (

СооЗщеЛ ние о5 ошибке j

tjfcmaHoS j

Фие.2

Составитель С.Казинов Редактор М.Бланар Техред Л.Сердюкова

Заказ 5816/49

Тираж 668

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Корректор М.Шароши

Подписное