Устройство для управления резервированной динамической памятью Советский патент 1989 года по МПК G06F13/00 

ел

О

00 to

Изобретение относится к вычислительной технике и может быть использовано для новышения надежности опертивной динамической памяти ЭВМ.

Целью 13обретения является повышение надежности динамической памяти.

Па чертеже приведена схема соеди- HeHHiiix между собой двух устройств- для управления резервированной динамической памятЫо, одно из«которых иходит в состав основного, а другое резервного ОЗУ.

Каждое из устройств 1 и 2 содер- триггер 3, первьй 4 и второй 5 ..лементы задержки, первьй 6 и второй 7 элеме 1ты И, первый 8, второй 9, rpe.THj 10 и четвертый 11 элементы И- IIK, элемент 1ШИ 12, нервьй 13 н вто- рой 14 элементы НЕ и элемент Ш1И-- ; 111 15, первый управляющий вход Ко- 1:ец обслуживания 16, первый 17 и втрой 18 входы задания режима, управ- ляющн11 выход Обслуживание запроса 19, второй управляющий вход Конец обсл окивания 20, выход Конец обслу л:ивания 21, управляющий выход Ре- л;им работы 22 устройства, вход 23 признака ошибки, третий вход 24 за- /1,ания , выход 25 для подклю- резервного блока памяти, зап- 1)осный вход 26 и установочньп вход 27.

YcTpoiicTBO для управления резер- лиропанио динамической памятью рабо :ает с. геду - образом.

Предположим, что в начале работы с:истемь; памяти, состоящей из двух динамических асинхронно работающих (УЛУ, устройство 1 должно входить в состав основного ОЗУ, а устройство 2 - в состав ОЗУ,- находящегося в ..режиме горячего резерва. Тогда третиГ вход 24 задания режима уст- ройстла 1 подключается к шине еди- личного 1тотенциала, а вход 24 устройства 2 - к шине нулевого потенциала. ;ia первом входе элемента И-НЕ 1 1 уст pofiCTiia 1 оказьгоается логическая 1 ;i на первом входе элемента И-ЫЕ J 1 устройства 2 - логический О. В ис- xo;i,,M состоянии в обоих устройствах на первом входе 17 задания режима и входе 23 признака ошибки присутству- лт соответственно логические О и 1, поэтому на выходе элементов Л-1К ; сох1кгнягатся высокие, а на выходе плечеитов И-НЕ Ю - низкие уровни напряжения..На запросных входах 26 присутствуют логические О, устанавливающие в нулевое состояние триггег ры 3. В результате на выходах элементов И-НЕ 8 и на управляющих выходах Обслуживание запроса 19 оказьшают- ся логические 1. ИЬступая в дальнейшем на вторые управляющие входы Конец обслуживания 20, они вызывают появление логической I на выходах 21 окончания обслуживания.

Перед началом обмена данными-на установочный вход 27 обоих устройств подается положительный импульс, поступающий на вторые входы элементов И- НЕ 11. В устройстве 1 на выходе элемента И-НЕ 11 формируется логический О, в то время как на выходе элемента И-НЕ 11 устройства 2 сохраняется логическая 1. В результате в устройстве 1 на выходах элементов И 6 и 7 устанавливаются низкие уровни нанряжения, а на выходе элемента ИЛИ-НЕ 15 и выходе 25 для подключения резервного блока памяти - вы- г сокий. Последний поступает на второй вход 18 задания режима устройства 2 И далее на первый вход элемента И 6 . На обоих входах элемента И 6 ока- зываются логические 1 и на его выходе также появляется логическая 1, которая проходит на второй вход элемента Ш1И-НЕ 15, формируя логический О на его выходе и выходе 25, С выхода 25 устройства 2 логический О поступает на вход 18 устройства 1, а затем на первый вход элемента И 6, подтверждая наличие логического О на его выходе.

По окончании положительного импульса на установочных входах 27 на выходе элемента И-НЕ 11 устройства 1 появляется логическая 1, поступающая на первьи вход элемента И 7 и второй вход элемента И 6.

Однако, так как на их других вхо- дах присутствуют логические О, на выходах элементов И 6 и 7. и входах . элемента ШШ-НЕ 15 сохраняются низкие уровни напряжения, а на выходе 25 - высокий.

Б устройстве 2 по окончании положительного импульса на входе 27 уровень сигнала на выходе элемента И- НЕ 11 не меняется, оставаясь в состоянии логической 1. Так как на первом входе элемента И 6 также присутствует логическая 1, на его выходе

но поскольку на его втором .входе присутствует логическая 1 с инверсного выхода триггера 3, высокий уровень на выходе элемента ИЛИ 1 сохраняется.

По окончании обслуживания запроса в основном ОЗУ положительный перепад напряжения выдается на вход 16 устройства 1, триггер 3 переходит в единичное состояние и на втором входе элемента ИЛИ 12 появляется логический О. В результате на выход 21 окончания обслуживания основного устройства вьщается низкий уровень ответного сигнала.

сохраняется высокий потенциал, а на выходе элемента ИЛИ-НЕ 15 и выходе 25 - низкий.

В устройстве 1 логический О на входе элемента НЕ 13 вызьшает появ- ление логической 1 иа его выходе. Поступая в дальнейшем на управляющий выход 22 Режим работы, она служит признаком работы данного ОЗУ в основ ном режиме. В устройстве 2 на входе элемента НЕ 13 присутствует логическая 1, а на выходе 22 - логический О, что служит признаком работы ОЗУ в резервном режиме.

В процессе обмена информацией с памятью на запросные входы 26 основного и резервного устройств подается высокий уровень напряжения. Так как память динамическая и оба ОЗУ работают синхронно и независмо друг от друга, то к моменту его поступления в одном из них может протекать цикл регенерации и обслуживание запроса начнется только по окончании этого цикла. Соответств.енно будет задержана и выдача ответного сигнала на первый управляющий вход Конец обслуживания 16.

Предположим, что первым законч1шо обслуживание запроса резервное ОЗУ. Тогда на вход 16 устройства 2 поступает положительный перепад напряжения, переводящий триггер 3 в единичное состояние. При этом на первом входе элемента И-НЕ 8 оказывается логическая 1, так как на его второ входе также присутствует логическая 1, на управляющий выход Обслуживание запроса 19 вьщается логический О, поступающ ий на второй управляющий вход 20 устройства 1, Далее он проходит на первый вход элемента ИЛИ 12,

При этом, так как в основном устройстве на втором.входе элемента И-НЕ 8 присутствует логический О, выдачи низкого уровня на выходе 19 не происходит, а сохранение логической I на входе 20 устройства 2, препятствует вьщаче ответного сигнала с вькода 21 .

Если первым закончило обслуживание запроса основное ОЗУ, то вначале логический О появляется на втором входе iэлемента ИЛИ 12 устройства 1, что однако не приводит к выдаче ответного сигнала на выходе 21, так как на первом входе элемента ИЛИ 12 сохраняется логическая 1.

По окончании обслуживания в резервном ОЗУ на. вход 20 устройства 1 поступает логический О, на обоих входах элемента ИЛИ 12 оказываются низкие уровни напряжения и с его выхода на выход 21 окончания обслуживания вьдается ответный сигнал.

Таким образом, при записи или чтении данных вьщачу ответного сигнала, свидетельствующего об окончании обслуживания запроса, производит основное ОЗУ при условии окончания обслуживания в резервном. При чтении данных логический О на выходе 21 используется, кроме того, для выдачи основного ОЗУ считанного числа.

При обнаружении в одной из ячеек

основного ОЗУ некорректируемой ошибки на вход 23 признака ошибки устройства 1 поступает логический О. При этом на выходе элемента И-ПЕ 10 и втором входе элемента И 7 оказывается .

логическая 1. Так как на первом входе элемента И 7 также присутствует логическая 1, то на его выходе формируется высокий уровень напряжения, вызьшающий появление лопмеского О на выходе элемента ШШ-НЕ 15 и выходе 25. С выхода 25 логический О поступает на вход 18 устройства 2 и далее на первый вход элемента И 6. На выходе элемента И 6 оказывается

низкий уровень напряжения, а на выходе элемента ИЛИ-НЕ 15 и выходе 25 - высокий. Последний проходит на вход 18 устройства 1, а затем на первый вход элемента И 6, формируя логическую 1 на его выходе.

В результате после снятия признака ошибки с входа 23 на выходе 23 устройства 1 сохраняется логический

5-

О, а на выходе 5 устройства 2 - логическая 1.

Таким образом, основное ОЗУ становится резервным, а резервное - основным, о чем свидетельствует наличие низкого уровня на выходе 22 устройства 1 и высокого уровня на выходе 22 устройства 2. Признак ошибки поступает на вход 23 раньше сигнала на входе 16, поэтому вначале производится переключение основного и резервного ОЗУ, и только потом осуществляется выдача ответного сигнала и считанного числа. В pe3yjjbTaTe система памяти исправляет ошибку без увеличения среднего времени выборки,

Если в дальнейшем нри чтении данных по какому-либо адресу логичес кий О поступает на вход 23 устройства 2, происходит обратное переключение. Таким образом, система динамической памяти из двух ОЗУ не выдает правильную информацию только в случае совпадения адресов ячеек, содер жащих некорректируемые ошибки,что приводит к за висанию.

Переключение основного и резервног го ОЗУ может быть выполнено в принудительном порядке. С этой целью на входы 17 обоих устройств подается логическая 1. В основном устройстве это приводит к совпадению высоких уровней напряжения на входах элемента И-ЫЕ 9, так как на его третьем входе присутствует логическая 1 с выхода элемента 5 задержки (на третьем входе элемента И-НЕ 9 резервного устройства присутствует логический О). На выходе элемента И-НЕ 9 появляется логический О, а на выходе элемента И-НЕ 10 - логическая 1, Б дальнейшем переключение основного и резервного устройств осуществляется так же, как и при поступлении логического О на вход 23.Длительность задержки сигнала на элементе 5 должна быть выбрана равной или большей, чем на элементе 4 для того, чтобы лог1гческий О появился на первом входе элемента И-НЕ 9 раньше смены логического состояния на его третьем входе.

В вычислительных системах, где не требуется резервирования оперативной памяти, второе ОЗУ может быть использовано для наранишания информационного объема. При этом входы 18

15

20

25

еJQ

30

35

40

45

50

55

И 20 обоих устройств подключаются к шине нулевого нотенциала,

Таким образом, изобретение позволяет построить систему оперативной динамической памяти, сохраняющую работоспособность при наличии некорректируемых ошибок в обоих ОЗУ (при условии несовпадения их адресов), в которой взаимное переключение основного и резервного режимов работы устройств производится без увеличения среднего времени выборки.

Наряду со значительным повьш1ением надежности,устройство позволяет пользователю использовать второе ОЗУ .для наращивания ютформационного объема, что расширяет функциональные возможности системы памяти.

Формула изобретения

Устройство для управления резервированной динамической памятью, содержащее триггер, первый и второй элементы задержки, первый и второй элементы И, причем вход синхронизации триггера является первым управляющим входом Конец обслуживания устройства, вход первого элемента задержки является первым входом задания режима устройства, первый вход первого элемента И является вторым входом задания режима устройства, отличающееся тем, что, с целью повышения надежности динамической памяти, в него введены элементы Н-НЕ, элемент ИЛИ, элемент НЕ, элемент HJM-FIE, причем прямой выход триггера соединен с первым входам первого элемента И-НЕ, выход которого является управляющим выходом Обслуживание запроса устройства, первый вход элемента 1-ШИ является вторым управляюи1,им входом Конец обслужршания устройства, инверсный выход триггера соединен с вторым входом элемента ИЛИ, выход которого является в,1ходом Конец обслу кива- ния устройства, второй вход первого элемента И-НЕ соединен с первым входом первого элемента И и входом первого элемента НК, выход которого соединен с входом второго элемента задержки и является управляющим выходом Режим работы устройства, вы- ход первого элемента ча;;ержки соединен с входом В 1 п1)ого элемента НЕ, выход которого соединен с гкчрвым вх(591517032 О

дам второго элемента И-НЕ, выход ко-входом элемента ИПИ-НЕ, второй вход торого соединен с первым входом треть-которого соединен с выходом первого его элемента И-НЕ, второй вход кото-элемента И, выход элемента ИЛИ-НЕ яв- рого является входом признака ошибкиляется выходом для подключения ре- устройства, первый вход четвертого эервного блока памяти устройства, элемента И-НЕ является третьим входомвход первого элемента задержки соеди- задания режима устройства, выходней с вторым входом второго элемента четвертого элемента И-НЕ соединен сИ-НЕ, третий вход которого соединен вторым входом первого элемента И и 0 выходом второго элемента дадерж- первым входом второго элемента И,ки, вход сброса триггера является второй вход которого соединен с выхо-запрооным входом устройства, второй дом третьего элемента И-НЕ, выходвход четвертого элемента И-НЕ являет- второго элемента И соединен с первь1мся установочные входом устройства.

Изобретение относится к вычислительной технике и может быть использовано при создании высоконадежных резервированных систем динамической памяти из двух асинхронно работающих оперативных запоминающих устройств. Целью изобретения является повышение надежности динамической памяти. Устройство для управления резервированной динамической памятью содержит триггер 3, первый 4 и второй 5 элементы задержки, первый 6 и второй 7 элементы И. Введение в устройство первого 8, второго 9, третьего 10 и четвертого 11 элементов И-НЕ, элемента ИЛИ 12, первого 13 и второго 14 элементов НЕ и элемента ИЛИ-НЕ 15 позволяет при обнаружении некорректируемой ошибки в основном ОЗУ производить выдачу ответного сигнала и считанных данных из резервного ОЗУ без увеличения среднего времени выборки, а также использовать резервное ОЗУ для увеличения информационной емкости. 1 ил.