Цифровой синтезатор частот Советский патент 1989 года по МПК H03B19/00 

(Л

СП

00 00 Од

ел

го

Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройствах о

Цель изобретения - расширение диапазона выходных частот

На чертеже представлена структурная электрическая схема предлагаемого цифрового синтезатора частот.

Цифровой синтезатор частот содержит опорный генератор 1, накапливающий сумматор (не) 2, элемент 3 задержки, ключ Д, первый регистр 5 кода частоты, первый сумматор 6 кодов, первый мультиплексор 7, второй регистр 8 кода частоты, первый удвоитель 9 кода, первый блок 10 инверторов,второй сумматор 11 кодов,третий сумматор 12 кодов, второй удвоитель 13 кодов, четвертый сумматор 14 кодов, второй блок 15 инверторов,второ мультиплексор 16„

Цифровой синтезатор частот работает следующим образом

Цифровой синтезатор частот предназначен для синтеза из частоты f опорного генератора 1 любой частот с шагом сетки F в диапазоне от F до „-Fj; , НС 2 имеет разрядность

п + 1 и емкость 2, где

М Такую же разрядность имеет

FC

второй регистр 8, в который записывается код А

- : требуемой выходно

f с

частоты (ft, а также первый,трети и четвертый сумматоры 6, 12, 1 А,первый мультиплексор 7 и второй блок I5 инверторов о

Разрядность (2) первого регистра 5, первого блока 10 инвертора и второго сумматора 11 определяется близостью числа М к емкости НС2

г lofT,,Rl + 1,

где В 2 - М.

1 .

В случае когда f., 0,5 f , А 0,5 М и выходной код первого сумматора 6 2 , на выходе переноса первого сумматора 6 постоянно присутствует уровень О, поступающий на второй вход управления первого мультиплексора 7 и на вход управления второго мультиплексора 16„ В результате первый мультиплексор 7 коммутирует на свой выход либо код А (при О своем первом входе управ

5

0

5

0

5

0

ления с выхода элемента 3 задержки), либо код Ср Пусть в исходном состоянии на выходе НС 2 О, тогда импульсы с выхода опорного генератора 1 через ключ 4 проходят на тактовый вход НС2 и каждьш такт число X; в НС2 увеличивается на величину А до тех пор, пока не произойдет переполнение НС2е, Сигнал .переполнения поступает на элемент 3 задержки, на первом выходе которого появляется О, запирающий ключ 4,, Одновременно на втором выходе элемента 3 задержки появляется 1, коммутирующая на выход первого мультиплексора 7 код С с выхода первого сумматора б Следующий импульс с выхода опорного генератора 1 не поступает на тактовый вход НС2 и, следовательно, не изменяет число на выходе НС2с Этот импульс возвращает сигнал на первом выходе элемента 3 задержки в исходное состояние (I), что открывает ключ 4 для следующего тактового импульса, который осуществляет суммирование числа X,, оставшегося в НС2 после его переполнения с числом С, и одновременно возвращает первый выход элемента 3 задержки в исходное состояние (0)„

Введение в следую1цем такте после переполнения в НС2 числа , во- первых, компенсирует отсутствие суммирования в предыдущем такте (за счет удвоения числа А в первом удвоителе 9), во-вторых, позволяет реализовать НС2 по произвольному модулю Мо За счет добавления в выходе второго регистра 8 числа В коды НС2 изменяются от В до 2 о В то же время отсутствие одного импульса на входе НС2 позволяет осуществить за это время коммутацию входов в первом мультиплексоре 7 и, следовательно, увели- 5 чить частоту опорного генератора 1 до величины

f 1 -

° ёнс К Тк.

где сГнс - время задержки сигнала в

НС2;

I K - время задержки сигнала в ключе 4 о

0

На втором выходе элемента 3 задержки возникает последовательность импульсов заданной частоты Второй мультиплексор 16 коммутирует эту последовательность на свой выход,являющийся выходом цифрового синтезаторл члстото п случае, когдл Гц„, ; А (1,5 М и выходной код первого сумматора 6 C 2A+Pi72, на его выходе переноса постоянно присутствует уровень В результате первый мультиплексор 7 коммутирует на

свой выход либо выходной код D

третьего сумматора 12 (при О на е

первом входе управления), либо выхо

ной код г; четвертого суьтматора 14,

Код D должен быть дополнением кода А до величины М: D М-А.Учитыва что -В операция вычитания заменяется суммированием с инверсным кодом с добавлением едини1Ц.г„ Разрядность третьего сумматора 12 равна П Получаем

П М-А М +

+ В

+ + B

Для образования D А + В + 2 введены первый и второй блоки 10 и 15 инверторов и введен второй сумматор II, где к коду В добавляется код чис- 25 го сутчматора кодов, выход которого ла два Код G образуется из кода D подключен к второму дополнительному

№ , отличающий с я тем, что, с целью расшир ния диапазона выходных частот, межд выходом первого регистра кода часто ты и первьм дополнительным входом первого мультиплексора введены посл довательно соединенные первый блок инверторов, второй сумматор кодов, третий сумматор кодов, второй удвои тель кодов и четвертый сумматор ко- 20 дов, а также введены второй мультиплексор и второй блок инвертора,вход и выход которого подключены соответ ственно к выходу второго регистра кода частоты и к второму входу трет

886Я6

сорл 16 подается уровень I г выхо- дл nepFioro суммлторл 6 Это Пс-тволя- ет увеличить максимальную выходную частоту и синтетировать любую частоту в диапазоне от до f o-Fc. Формула изобретения

5

авт,св.

го сутчматора кодов, выход которого подключен к второму дополнительному

Цифровой синтезатор частот по

№ , отличающий с я тем, что, с целью расширения диапазона выходных частот, между выходом первого регистра кода частоты и первьм дополнительным входом первого мультиплексора введены последовательно соединенные первый блок инверторов, второй сумматор кодов, третий сумматор кодов, второй удвоитель кодов и четвертый сумматор ко- дов, а также введены второй мультиплексор и второй блок инвертора,вход и выход которого подключены соответ ственно к выходу второго регистра кода частоты и к второму входу третье

Изобретение относится к области радиотехники. Цель изобретения - расширение диапазона выходных частот. Цифровой синтезатор частот содержит опорный г-р 1, накапливающий сумматор 2, элемент задержки 3, ключ 4, два регистра 5, 8 кода частоты, сумматор 6 кодов, мультиплексор 7, удвоитель 9 кода. Для достижения цели введены два блока 10, 15 инверторов, три сумматора 11 - 14 кодов, удвоитель 13 кодов и мультиплексор 16. Цифровой синтезатор частот предназначен для синтеза из частоты F_O опорного г-ра 1 любой частоты с шагом сетки F_C в диапазоне от F_C до F_O - F_C. 1 ил.

в соответствии с соотношением Г; 2D + В : 2 о

В случае, когда fp,,t,ix 0,5fo5 сигналы на первом выходе элемента 3 задержки совпадают с сигналом на выходе переноса НС 2 по модулю М и подаются на управляющий вход ключа 4„ На выходе ключа 4 образуется импульсный сигнал с частотой следования импульсов, определяемый кодом А : е,,,, А FCо Этот сигнал поступает на первый вход второго мультиплексора 16 и передается на его выход, Tak как на

управляющий вход второго мультиплек- Q рового синтезатора частот.

входу первого мультиплексора, второй вход четвертого сумматора кодов сов динен с выходом первого регистра кода частоты, первый и второй входы

второго мультиплекО-ора подключены соответственно к выходу ключа и к выходу элемента задержки, управляющий вход второго мультиплексора и второй

управляющий вход первого мультиплексора объединены и подключены к выходу переноса первого сумматора кодов, а второй вход второго сумматора кодов является входом кода числа два

ЦИф