Устройство для декодирования манчестерского кода Советский патент 1989 года по МПК H03M5/00 H03M5/14 

8

ел

Ito

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обмена информацией.

Целью изобретения является расширение функциональных возможностей за счет слежения за Несущей и выявление ошибок или сбоев во входном коде.

На чертеже представлена функциональная схема устройства для декодирования манчестерского кода.

Устройство для Декодирования манчестерского кода содержит генератор 1, триггеры 2-9, элемент ИСКЛЮЧАКПЕЕ ИЛИ 10, сдвиговые регистры 11-13, элементы НЕ 14 и 15, элемент ИЛИ-НЕ 16, элемент И 17 и элемент ИЛИ 18.

Устройство работает следующим образом.

В исходном состоянии на выходах триггеров 2-9 и сдвиговых регистрах 11-13 установлены низкие логические уровни.

Значение первого бита декодируемого сообщения, относительно которого происходит первоначальная синхронизация устройства, является единичным, т.е. значение декодируемого бита следует за обязательным переходом в центре битового интервала.

В случае декодирования входной информации без сбоев входной код поступает на D-вход триггера 2, По первому синхроимпульсу состояние входного кода переписывается в триггер 2, на выходе которого устанавливается высокий логический уровень, что приводит к срабатыванию элемент ИСКЛЮЧАЮГ1ЕЕ ИЛИ 10, на выходе которого вырабатывается сигнал высокого логического уровня. Установка сигнала высокого логического уровня на элементе ИСКЛЮЧА101 1ЕЕ ИЛИ ведет к записи логической 1 в триггерах 5 и 6 и в первый разряд сдвигового регистра 13. Таким образом, на выходах триггеро 5 и 6 устанавливаютс высокие логические уровни,. что сооветственно разрешает работу сдвигового регистра 11 и индицирует сигнал Несущая. Следующим синхроимпульсом состояние триггера 2 переписывается в триггер 3 и в первый разряд сдвигового регистра 11 записывается высокий логический уровень. При этом па выходах триггеров

5

0

5

0

5

0

5

0

5

2 и 3 установлено одинаковое состояние, на первом выходе регистра 11 установлен высокий логический уровень, т.е. с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 снят сигнал высокого логического уровня, а в триггер 4 записано состояние триггера 2, т.е. на выходе триггера 4 установлено истинное значение декодируемого бита. В данном случае значение высокого логического уровня.

Разрядность сдвигового регистра 11 и выбор тактовой частоты генератора 2 должны выбираться из условий, учитывающих реальные допуски на фазовое дрожание переходов (джиттер) и быстродействие элементов устройства. При этом необходимо учитывать следующие соотноп1ения:

п 0,75 T-f;

п, 3;

0,25 Т,

где п, - разрядность сдвигового регистра П (четное число)

Т - длительность битового

интервала;

f - тактовая частота генератора 1 .

При этом второй выход сдвигового регистра 11 является выходом второго разряда, а третий выход сдвигового регистра 11 - выходом последнего шестого разряда.

В соответствии с синхроимпульсами на выходах сдвигового регистра 11 вырабатываются сигналы высокого логического уровня, причем установка сигнала высокого логического уровня на втором выходе сдвигового регистра 11 индицирует сигнал Синхронизация, а установка высокого логического уровня на третьем выходе сдвигового регистра 11 ведет к записи высокого логического уровня в триггер 7 и к срабатыванию инвертора 15, на выходе которого установлен низкий логический уровень, что ведет к срабатыванию триггера 5, сдвигового регистра 13 и вслед за триггером 5 сдвигового регистра 11, т.е. на выходах триггера 5 и сдвигового регистра устанавливаются низкие логические уровни, а на выходе триггера 7 - сигнал высокого логического уровня. Такая ситуация означает, что устройство декодировало бит и перешло в режим

ожидания следующего бита (служебного перехода) и контроля за окончанием информационного сообщения или пропадания переходов. В случае появления нового служебного перехода, аналогично предыдущему, срабатывает элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, на выходе которого опять устанавливается высокий логический уровень, что ведет к разрешению работы сдвигового регистра 11 и к сбросу триггера 7 через элемент ИЛИ-НЕ 16, т.е. начинается цикл декодирования нового бита. Инверсный вьжод триггера 6 используется для установки триггера 7 и сдвигового регистра 12 в исходное состояние в случае окончания декдирования информационного сообщения.

бита, иначе с момента записи в триггер 5 и в первый разряд сдвигового регистра 13 высоких логических уровней после того, как они (триггер 5 и сдвиговый регистр 13) были сброшены. Цикл декодирования бита оканчивается сбросом триггера 5 и сдвигового регистра 13 через инвертор 15

Q при установке на третьем выходе

сдвигового регистра II высокого логического уровня. Если внутри цикла декодирования обнаружено более одного перехода (вследствие возможности

5 появления необязательного перехода при декодировании последовательности единиц или нулей), то устройство должно зафиксировать эту ситуацию, так, как на выходе устройства в этот

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обмена информацией с контролем сбоев или ошибок в принимаемой информации. Устройство содержит генератор 1, триггеры 2-9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, сдвиговые регистры 11-13, элементы НЕ 14-15, элемент ИЛИ НЕ 16, элемент И 17 и элемент ИЛИ 18. Устройство позволяет расширить функциональные возможности за счет слежения за "несущей" и выявления ошибок или сбоев во входном коде. 1 ил.

При окончании декодирования инфор- 20 момент присутствует некорректный

мационного сообщения, т.е. после установки высокого логического уровня на выходе триггера 7 и при последующем отсутствии срабатывания элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, в соответствии с тактовыми импульсами производится запись высокого логического уровня в разряды сдвигового регистра 12. Разрядность п сдвиго12 выбирается из T f (четное число).

вого регистра условия п

При этом должны соблюдаться соотношения 1, 2, 3. Первый выход сдвигового регистра 12 является выходом разряда 0,5 п, второй выход - выходом последнего разряда, т.е. в рассматриваемых примерах nj 8. Окончание операции Декодирования информационного сообщения фиксирует :я установкой высокого логического уровня на втором выходе сдвигового регистра 12, что приводит к срабатыванию инвертора 14, на выходе рого устанавливается сигнал низкого логического уровня, сбрасывающий триггер 6. Сброс триггера 6 переводит устройство в исходное состояние. Таким образом, во время декодирования информационного сообп1ения все время установлен сигнал Несущая, инициирующий наличие входного кода.

При ситуации Обнаружение лишнего перехода устройство работает следующим образом.

Слежение за появлением липшего перехода начинается с момента фиксации служебного Перехода, т.е. С момента начала декодирования

5

0

5

код и, следовательно, нет гарантии достоверности декодирования. Это реализуется следующим образом. Разрядность сдвигового регистра 13 Пз 3 и его вьрсод является выходом последнего разряда. Таким образом, третий переход, включая и служебный, при докодировании бита вызывает установку на выходе сдвигового регистра 13 высокого логического уровня, что влечет за собой через элемент ИЛИ 18 установку высокого логического уровня на выходе элемента ИЛИ 18, а следовательно, запись лог. 1.в триггер 9, т.е. установку высокого логического уровня, индицирующего сигнал Опжбка.

При ситуации Обнаружение пропа40 Дания служебного перехода устанавливается сигнал высокого логического уровня на первом выходе сдвигового регистра 12, что ведет к записи в триггер 8 лог. 1. Устад5 новка на выходе триггера 8 высокого логическо1 О уровня разрешает работу элемента И 17. Теперь, в случае по - явления Перехода, т.е. сигнала высокого логического уровня на выходе

50 элемента 10, элемент 14 срабатывает, на его выходе также устанавливается сигнал высокого логического уровня, который через элемент ИЛИ 18 устанавливает триггер 9 в единичное

5 состояние и индицирует сигнал Ошибка, т.е. ив этом случае при отсутствии гарантии достоверного декодирования входного кода инициируется сигнал Ошибка.

Сброс триггеров 8 и 9 осуществляется сбросом триггера 6, т.е. в конце декодирования информационного сообщения.

Таким образом, устройство для декодирования манчестерского кода обладает расгаиренными функциональными возможностями за счет обеспечения функции слежения за Несущей, т.е. за наличием информации на входе устройства, и контроля за сбойными ситуациями. Формула изобретения

Устройство для декодирования манчестерского кода, содержащее первый триггер, генератор, выход которого подключен к С-входам второго и третьего триггеров, выход второго триг- гера соединен с первым входом элемента ИСКЛЮЧАЮП(ЕЕ ИЛИ и D-входом третьего триггера, выход которого подключен к второму входу элемента ИСКЛЮЧАЮОЩЕ ИЛИ, выход которого сое- динен с C-вxoдo четвертого триггера D-вход второго триггера является информационным входом устройства, выход пятого триггера является информационным выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет слежения за Несущей и выявления ощибок или сбоев во входном коде, в устройство введены щестой, сед юй, восьмой триггеры, первый, второй, третий сдвиговые регистры, первый, второй элементы НЕ, элемент ИЛИ-НЕ, элемент И и элемент ИЛИ, С-вход шесто- го триггера, С-вход первого сдвигового регистра и первые входы элемента ИЛИ-НЕ и элемента И объединены и подключены к С-входу четвертого

5

0 5 О Q

5

триггера, выход которого соединен с R-входом второго сдвигового регистра. Первый выход которого подключен к С-входу пятого триггера, второй выход являе.тся выходом синхронизации устройства, третий выход соединен с С-входом первого триггера и входом первого элемента НЕ, выход которого подключен к R-входам четвертого триггера и первого сдвигового регистра, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к С-входу седьмого триггера, выход которого является выходом Ошибка устройства, D-вход пятого триггера подключен к D-входу третьего триггера, выход первого триггера соединен с R-входом третьего сдвигового регистра, первый выход которого подключен к С-входу восьмого триггера, второй выход соединен с входом второго элемента НЕ, выход которого подключен к R-входу шестого триггера, прямой выход которого подключен к R-входам седьмого и восьмого триггеров и является выходом Несущей устройства, инверсный выг- ход шестого триггера подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с R-входом первого триггера, выход восьмого триггера подключен к второму входу элемента И, выход которого соединен с вторым входом элемента ИЛИ, D-вход третьего сдвигового регистра объединен с D-входами первого, четвертого, шестого, седьмого и восьмого триггеров, первого и второго сдвиговых регистров и является входом сигнала высокого уровня устройства, С-входы второго и третьего сдвиговых регистров объединены и подключены к С-входу третьего триггера.