Устройство декодирования тональных сигналов Советский патент 1989 года по МПК H04Q9/00 

MD-&1

СП

to

со 4

со

Изобретение относится к радиотехнике и связи и может быть использовано в устройствах 1триема то 1альных сигналов нескольких заданных частот, в частности для нрнема данных, нере- даваемых носледовательным частотным кодом.

Целью изобретения новьпяе Htie оперативности регули ювки тюлосы срабатывания,

На чертеже нредставлена структурная электрическая схема устройства декодирования тональных сигналов.

Устройство декодирования тональ- ных сигналов содержит фильтр 1, компаратор 2, синхрогенератор 3, первый триггер 4, первый блок 5 оперативной памяти, пеовый элемент И б, первый счетчик 7, второй счетчик 8, блок 9 постоянной памяти, блок 10 начальной установки, первый элемент 1ШИ 11, второй триггер 12, второй блок 13 оперативной памяти, третий счетчик 14, делитель 15 частоты, второй эле- мент Iirni 16, второй элемент И 17, четвертый счетчик 13, дешифратор 19, первый элемент 20 задержки, третий триггер 21, третий элемент И 22, четвертый элемент И 23, первый 24 и второй 25 сумматоры, третий элемент 11ЛИ 26, четвертый элемент ИЛИ 27, программируемый счетчик 28, коммутатор 29, второй элемент.30 задержки.

Устройство декодирования тональ- ных сигналов работает следующим образом.

3 исходном состоянии на первых выходах первого 4 и третьего 21 триггеров и втором выходе второго триггера 12 присутствует лог. 1, на выходе третьего элемента И 22 - Лог. 1. Первый, второй и третий счетчики 7,8

14установлены в нулевое состояние,

на первом выходе счетчика 28 - Лог. О, а на вторых выходах программируемого счетчика 28 установлен код, определяемый кодом на его информационных входах. На выходах первого и четвертого элементов И 6 - 23 присутст- вует Лог. О. Выходным сигналом делителя 15 управляется работа первого и второго блоков 5 и 13, коммутатора 29 и блока 9 постоянной памяти. При сигнале Лог. 1 на выходе делителя

15первый и второй блоки 5 и 13 переводятся в режим записи, при Лог.О - в режим считывания, причем для осуществления записи и считывания необХОЩ1МО на вторые управляющие входы первого и второго блоков 5 и 13 подать Лог. О, Адреса записи и считывания информации первого и второго блоков 5 и 13 оперативной памяти изменяются одновременно и определяются выходным сигналом первого сумматора 24. Записывается информация в ячейки определяемые состоянием четвертого счетчика 18 (так как при записи коммутатор 29 и блок 9 отключаются).

На первом выходе синхрогенератора 3 по переднему фронту, входного сигнала формируется импульс, передний фронт которого совпадает с передним фронтом выходного сигнала делителя. Выходной импульс синхрогенератора 3 поступает на информационный вход первого блока 5, в результате чего в него записывается Лог. J по :дресу, определяемому четвертым счетчиком 18. По этому же адресу во второй блок 13 записывается Лог, О, так как в это время на втором выходе синхрогенератора 3 будет Лог. О.

Одновременно выходным сигналом синхрогенератора 3 первый триггер 4 устанавливается в состояние, при котором на его первом выходе будет сигнал Лог. О, а на вторых . 1, в результате чего на выходе третьего элемента И 22 появляется Лог. О, разрешающий работу программируемого счетчика 28 и второго счетчика 8 (для перевода первого счетчика 7 в режим счета необходимо на его третий вход подать Лог. 1).

При появлении Лог. О на выходе делителя 15 первый и второй блоки 5 и 13 переводятся в режим считывания, а на выходах блока 9 будет информация из ячеек, определяемых кодом на его первом и втором входах. Адрес же считывания для первого блока 5 будет определяться суммой трех чисел - выходного кода блока 9, кодов на выходах четвертого счетчика 18 и программируемого счетчика 28.

В блоке 9 постоянной памяти по нулевому адресу, задаваемому в исходном состоянии выходными кодами первого и второго счетчиков 8, 7, записана информация, суммирование которой с кодами на выходах четвертого счетчика 18 и программируемого счетчика 28 дает адрес первого блока 5 оперативной памяти, по которому ранее производилась запись информации на

время, равное нескольким неии;. дам первого m принимаенык cuniajujB заданной частоты с допуском, соответствующим минимальному периоду. Если в тот момент сигната на выходе синхро- генератора 3 не было, но этому адресу в первом блоке 5 записан Лог.О, На выходе первого элемента И 6, второго элемента ИЛИ 16, второго триггера 12 и второго счетчика 8 сигналы не изменятся. При появлении с выхода первого элемента ИЛИ 11 сигнала Лог, 1 программируемый счетчик 28 нарастит код на своем втором выхо.це на единицу, что приведет к формированию на выходе первого суммато1)а 24 кода, отличного от предыдугдего н ч единицу, В результате считывание информации из блока 5 оперативной памяти будет производиться из соседней ячейки, в которую запись производилась позднее на время, равное период делителя 15 частоты. Если и в этой ячейке записан Лог, О, то програм- мируем1лй счетчик 28 перейдет в следующее состояние, что соответствует считыванию информации из ячейки первого блока 5 оперативной памяти, в которую информация записывачась позднее на удвоенное время относительно первоначально допустимого интервала. Если программируемый счетчик 23, последовательно изменяя свое состояние (что соответствует изменению допуска на отклонение .частоты первого из декодируемых сигналов), сформирует на своем первом выходе (выходе переноса) сигнал Лог, Г , то второй счетчик 8 перейдет в состояние 00001 изменяя адрес на входах блока 9, Программируемый счетчик 23 с задержкой, определяемой вторым блоком 30, переустанавливается в состояние, определяемое кодом на его информационных входах. Время задержки сигнала во втором блоке 30 больше времени, необходимого для изменения кода второго счетчика 8, что почволяет при необходимости в зависимости от выходного кода второго счетчика 8, определяющего номинальную декодирующую частоту, установить новое значение кода на информационных входахпрограммируемого счетчика 28, т.е. изменить допуски на граничные частоты декодируемого сигнала.

По адресу, определяемому состоянием первого и второго счетчиков 7,

0

0

5

/,736

8, хранятся дяниые, дающие 1П1вый адрес для считывания, т.е. устройство декодир(5ва)1ия перестраивается на прием второй час1оты. Если при ичмененш состояния програм -П р.уем(1го счетчика 28 ни в одной из анализируемых ячеек первого блока 5 не будет обнаружен сигнал Лог, 1, то импульсом переноса с первого выхода программируемого счетчика 28 второй счетчик 8 перейдет в состоян 1е 00010, т,е, устройство перестроится на прием третьей частоты. Если ни одна из частот, на прием которых настроено устройство, не обнар ткена, что соответствует установке второго счетчика 8 в определенное состояние, то на выходе блока 10 формируется Лог, I, устанавливающая второй счетчик 8, программируемый счетчик 28 и первый триггер 4 в исходное состояние.

Если же при считыва)И)и информации из первого блока 5 по оц.ному из адресов на его выходе будет Лог, 1, то на выходе первого элемента И 6, а следовательно, на выходе второго элемента ИЛИ 16 появляется Лог, 1, Программируемый счетчик 28 переустанавливается, а второй триггер 12 устанавливается в состояние, при котором на его первом выходе булот , 1, а на втором - Лог, О, запрещающий прохождение через второй элемент И 17 им1г льсов с шлхода гфог- раммируемого счетчика 23 на второй вход второго счетчика 8 и рачрешающий работу третьего счетчика 14 с задержкой, определяемой первым блоком 20, В результате фиксируется выходной код второго счетчика 8, а так как на первом выходе второго триггера 12 установлен сигнал Лог, 1, то разрешается работа первого счетчика 7- При этом последовательно при формировании импульсов переноса на выходе счетчика 28 или сигнала Лог, Г на выходе первого блока 5 изменяются адреса считывания из блока 9, что определяет адреса считывания информации из ячеек первого блока 5, которые были в моменты времени, отстоящие от момента последнего появления сигнала на выходе синхрогенератора 3 на время, кратное периоду сигнала обнаруженной частоты. Допуски на отклонение частоты настройки от номинального значения будут определяться числом периодов тактового сигнала, нес бходи0

5

0

5

0

5

Moro для формирования импульса переноса на первом выходе программируемого счетчика 28.

Число периодов входного сигнала, для которых отклонение переднего фронта не нревьппает заданного, т.е. число Лог. 1 на выходе первого блока 5, подсчитывается третьим счетчиком А, и при достижении им опреде- ленного значения на выходе дешифратора 19 формируется импульс, свидетельствующий о приеме частоты, код которой равен выходному коду второго счетчика 8. Устройство устанавливается в исходное состояние выходным им- дульсом блока 10, который формируется при достижении первым и.ли вторым счетчиком 8 или 7 определенных состояний вне зависимости от того, был или не был принят сигнал.

По отрицательному фронту входного сигнала на втором выходе синхрогене- ратора 3 формируется импульс, передний фронт которого совпадает с пеоед- ним фронтом выходного сигнала делителя 15.

Устройство осуществляет обработку сигнала а 1алогично, с той лишь разницей, что запись и последующее считы- вание информации производятся из второго блока 13.

Таким образом, при считывании информации в установленных пределах последовательно изменяется величина допуска на отклоттение фронта входного сигнала от номинального значения. Величина этого догтуска во временной области определяется произведением периода тактовой частоты на выходе делителя 15 на число периодов И этого сигнала, необходимых для формирования импульса пеоеноса на выходе программируемого счетчика 28. Так как код на выходе счетчика 28, при котором формируется перенос, постоянен (для четырехразрядного программируемого счетчика 23, работающего в режиме сложения, этот код равен 1 1 1 I) то, изменяя на информационных входах программируемого счетчика 28 ксзд начальной установки, можно менять величину М, а следовательно, и полосу срабатывания устройства без ичмеир- ния времени срабатывания устройсша.

Формула и 3 о б р е -т е и и я

Устройство декодирования тональных сигналов, содержащее первый, вто

о

„

5

рой и третий rpnrreiiLi, последовательно соединенные фильтр, компаратор и синхрогенератор, первый и второй выходы которого соеаи.иены соответственно с первыми входами первого и третьего триггеров и с информационными входами первого и второго блоков оперативной намяти, адресные входы которых соединены с выхстдами пер вого сумматора, первые входы которого подключены к выходу блока постоя}1ной памяти, первые адресные входы которого подключены к выходам первого счетчика и к первым входам блока начальной установки, вторые входы которого объединены с вторыми адресными входами блока постоянной памяти и нопклю- чены к выходам второго счетчика, первый вход первого счетчика с(; :аинен с выходом третьего элемента И . первым входом второго счетчика, второй вход которого соединен с выходом второго элемента И, iiepBbiii вход которого соединен с выходом первого блока задержки, вход KOTtjpcjro подключен к второму входу первого счетчика, третий вход KOTOpoi o подключен к первому выходу второго триггера, второй выход которого С()е;ц1нен с вторым входом второго э;и--:еига И и первым входом третьего счетчика, второй вход которого соединен с первым входом второго три1тера, второй вход которого подключен к выходу блока начальной установки и соединен с втор,1ми входами первого и третье Г Л триггеров, первые выходь которых соединены с входами третьего элеме}|тз И, вход четвертого счетчика соединен с вторым входом синхронизатора, с первыми управляющими входами пеового и второго блоков оперативной памяти, с третьим входом блока постоянной памяти, с первым входом первого элемента ШИ и с выходом делителя частоты, вход которого подклю-чен к кторому входу первого э.чемента ЯП11, нторым управляющим входам блоков оперативной памяти и к первым входам первого и четвертого элементов И, вторые входы которых соединены сооттзетственио с выходами первого и HTop iru блоков оперативной памяти, входы Jv ;шифpaтopa соединены с выходами третьего счетчика, второй вход которого подк.-почсн к выходу второго элемента ИЛИ, первы1Ч и второй входы которуг :10;п-;ль)чкны к выходам соответственно ::еи го и четвертого

915

элементов И, третий вход последнего из которых подключен к второму выходу третьего триггера, второй выход первого триггера соединен с третьим входом-первого элемента И, причем вход делителя частоты является тактовым входом устройства, информационными выходами которого являются выходы второго счетчика, а тактовым выхо- дом - выход дешифратора, отличающееся тем, что, с целью повышения оперативности регулировки полосы срабатывания, введены последовательно соединенные третий элемент ИЛИ, второй блок задержки, программируемый счетчик и четвертый элемент ИЛИ, а также коммутатор и второй сумматор, выходы которого подключены к второму входу первого сумматора, вы- ходы четвертого счетчика подключены к первым входам второго сумматора.

310

цторь е входы которого соединены с выходами коммутатора, управляютнй вход которого подключен к выходу делителя частоты, а информационные входы ксзм- мутатора соединены с вторыми выходами программируемого счетчика, второй вход которого соединен с выходом первого элемента ИЛИ, вход первого блока задержки соединен с выходом четвертого элемента ИЛИ, второй вход которогчт соединен с выходом второго элемента ИЛИ и с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а третий вход третьего элемента ИЛИ соединен с первым выходом программируемого счетчика, при этом управляющими входами устройства являются информационные входы программируемого счетчика.

Изобретение относится к радиотехнике. Цель изобретения - повышение оперативности регулировки полосы срабатывания. Устройство содержит фильтр 1, компаратор 2, синхрогенератор 3, триггеры 4, 12 и 21, блоки оперативной памяти 5 и 13, эл-ты И 6, 17, 22 и 23, счетчики 7, 8, 14 и 18, блок постоянной памяти 9, блок начальной установки 10, эл-ты ИЛИ 11, 16, 26 и 27, делитель 15 частоты, дешифратор 19, эл-ты задержки 20 и 30, сумматоры 24 и 25, программируемый счетчик 28 и коммутатор 29. При считывании информации в установленных пределах последовательно изменяется величина допуска на отклонение фронта входного сигнала от номинального значения. Величина этого допуска во временной области определяется произведением периода тактовой частоты на выходе делителя 15 на число периодов M этого сигнала, необходимых для формирования импульса переноса на выходе счетчика 28. Т.к. код на выходе счетчика 28, при котором формируется перенос, постоянен, то, изменяя на информационных входах счетчика 28 код начальной установки, можно менять величину M, а следовательно, и полосу срабатывания устройства без изменения времени срабатывания устройства. 1 ил.