Микропрограммное устройство управления Советский патент 1984 года по МПК G06F9/22 

1J

Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, и может быть использовано в качестве устройства управления в специализированных вычислительных машинах или комплексах программного логического управления, например, управления технологическими процессами, особенно для реализации алгоритмов, требующих одновременного анализа большого количества логических условий.

Известны устройства аналогичного назначения, содержащие блоки памяти микрокоманд, счетчики адреса, регист ры адреса, триггеры, логические элементы И и ИЛИ.

Известно микропрограммное устройство управления, содержащее счетчик адреса, дешифратор, регистр адреса, блок памяти микрокоманд, регистр логических условий {, 1.

Недостатками да нного устройства являются большие аппаратные затраты, ограниченные функциональные возможности и низкое быстродействие при реализации алгоритмов, требующих анализа большого количества условий.

Наиболее близким к предлагаемому является микропрограммное устройство управления, содержащее блок памяти микрокоманд, дешифратор микрокоманд, коммутатор логических условий,счетчик адреса, регистр адреса, группы входов и выходов устройства. Причем группа выходов блока памяти микрокоманд соединена с группами входов дешифратора микрокоманд и счетчика адреса и с группой выходов устройства. Группа выходов дешифратора микрокоманд соединена с группой управляющих входов коммутатора логических условий, группа информационных входов которого соединена с группой входов устройства. Выход коммутатора логических условий соединен с управляющим входом счетчика адреса, группа выходов которого соединена с группой входов регистра адреса, а группа выходов регистра адреса соединена с группой входов блока памяти микрокоманд 12.

Недостатками известного устройства являются низкое быстродействие при реализации алгоритмов, требую1цих анализа большого количества условий, так как анализ каждого условия требует выполнения отдельной микрокоманды ,

22

Цель изобретения - повьш1ение быстродействия устройства.

Поставленная цель достигается тем что в микропрограммное устройство управления, содержащее блок памяти микрокоманд, дешифратор микрокоманд коммутатор логических условий, счетчик адреса и регистр адреса, причем группа выходов блока памяти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и является группой выходов устройства, группа адресных входов блока памяти микрокоманд сбединена через регистр адреса с группой информационных выходов счетчика адреса, группа выходов дешифратора микрокоманд соединена с группой управляющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, hинформационньгх входов коммутатора логических условий являются Ь входами первой группы входов логических условий устройства, введены регистр логических условий, группа элементов импликации и элемент И, причем (п+1)-ый информационный вход коммутатора логических условий соединен с выходом элемента И, входы которого соединены с выходами элементов импликации группы, первые входы которых являются входами логических условий второй группы устройства, вторые входы элементов импликации группы соединены с выходами регистра логических условий, группа информационных входов которого,соединена с группой выходов блока памяти микрокоманд.

На фиг,1 изображена структурная схема предлагаемого устройства; на фиг.2 - схема коммутатора логических условий.

Устройство содержит блок 1 памяти микрокоманд, дешифратор 2 микрокоманд, коммутатор 3 логических условий, счетчик 4 адреса, регистр 5 адреса, регистр 6 логических уелоВИЙ, группу элементов 7 импликации, элемент И 8, первую группу 9 входов логических условий устройства, вторую группу 10 входов логических условий, группу П выходов устройства. Коммутатор 3 логических условий содержит группу элементов И 12 и элемент ИЛИ 13, 3 Устройство работает следующим об разом. Код адреса очередной микрокоманды, хранящийся в регистре адреса 5, с группы выходов регистра адреса 5 поступает на группу адресных входов блока 1 памяти микрокоманд, из которого по адресу выбирается код мик рокоманды, который с выхода блока I памяти микрокоманд поступает на группу выходов 11 устройства и на группу входов дешифратора микрокоманд 2, счетчика адреса 4 и регистра логических условий 6. В случае, если вьшолняется операционная микро команда, сигналы с группы выходов дешифратора микрокоманд 2 блокируют прохождение через коммутатор логических условий 3 сигналов о выполне нии логических условий и на управля юпу1Й вход счетчика 4 адреса не поступает сигнал с выхода коммутатора 3 логических условий. При этом счетчик адреса добавляет к коду текущей микрокоманды на единицу и формирует адрес следующей микрокоманды, который через группу информационных выходов счетчика 4 адреса и группу информационных входов регистра 5 адреса записывается в ре гистр 5 адреса. В случае выполнения микрокоманды условного перехода по выполнению какого либо логическо го условия код номера проверяемого логического условия, содержащийся в коде микрокоманды, расшифровывает ся дешифратором 2 микрокоманд и с соответствующего выхода дешифратора 2 микрокоманд сигнал поступает на один из управляющих входов комму татора 3 логических условий. При этом сигнал выполнения соответствую щего логического условия, поступающий на один из информационных входов коммутатора 3 логических, условий, проходит на выход коммутатора 3 логических условий и далее на зшравляющий вход счетчика 4 адреса. В случае, если проверяемое логическое условие не выполняется, то на управляющем входе счетчика 4 адреса отсутствует сигнал,, о его выполнении и адрес следующей микрокоманды формируется так же, как в случае вьшол нения операционной микрокоманды добавлением 1 к коду адреса текущей микрокоманды. В случае выполнения проверяемого логического условия соответствующий сигнал с выхода ком 24 мутатора логических условий 3 пойтупает на управляющий вход счетчика адреса 4 и по нему в счетчик адреса 4 через группу его информационных входов записывается код адреса перехода, содержащийся в адресной части микрокоманды условного перехода, после чего сформированный таким образом код адреса следующей микрокоманды переписывается в регистр адреса 5. В предлагаемом устройстве реализована возможность одновременной проверки целого комплекса условий из числа логических условий, сигналы о выполнении которых поступают на вторую группу входов логических условий устройства 10. В этом случае комплекс одновременно проверяемых условий группируется, по специальной микрокоманде, по которой с выхода дешифратора микрокоманд 2 на управляющий вход регистра логических условий 6 поступает сигнал, по которому через группу входов регистра 6 логических условий в него с группы выходов блока 1 памяти микрокоманд записывается позиционный код, соответствующий проверяемому комплексу условий и содержащийся в коде микрокоманды. При этом каждому логическому условию, сигналы которых поступа- ют на вторую группу входов логических условий устройства 10, в регистре логических условий 6 должен соответствовать свой разряд. С выходов регистра 6, соответствующих разрядам тех логических условий, проверка которых разрепгена, на управляющие входы элементов импликации 7 поступают разрешающие сигналы и с второй группы входов логических условий 10 устройства сигналы вьшолнения логических условий проходят на выхоДы элементов 7. Для тех логических условий, которые не входят в проверяемый комплекс условий, по отсутствию разрешающих сигналов с выходов регистра 6 логических условий, независимо от значений сигналов логических условий на входах элементов 7,На, их выходах формируются сигналы, соответствующие выполнению логических условий. С выходов элементов 7 сигналы выполнения логических условий Поступают на входы .многовходового элемента И 8, на выходе которого формируется сигнал о выполнении всего комплекса 11огических условий. Далее по микрокоманде, следующей за

I

микрокомандой записи в регистр 6 логических условий, вьшолняется условный переход по выполнению всего комплеска логических условий. При этом сигнал выполнения комплекса , логических условий с входа коммутатора логических условий 3 через его выход поступает на управляющий вход счетчика адреса 4. Формирование адреса следующей микрокоманды при этом при выполнении или невыполнении комплекса условий, производится по микрокоманде условного персхода.

Таким образом, в предлагаемом устройстве для выполнения операции анализа, выполнения комплекса логических условий, независимо от количества этих условий и их сочетания, требуется две микрокоманды - одна на запись в регистр 6 логических условий кода, соответствующего проверяемому комплексу условий, а вторая на проверку выполнения комплекса логических условий, в то время как при последовательном анализе условий на такую .операцию требуется количество микрокоманд, равное копичеству проверяемых условий. Сигналы логических условий, которые по реализуемому алгоритму должны прове 26

ряться отдельно и не образуют сочетаний с другими условиями, целесообраз но подавать не на вторую 10, а на первую 9 группу входов логических условий устройства, так как при этом дпя анализа таких условий потребуется лишь одна микрокоманда. Бели в случае невыполнения комплекса логических условий, требуется определить

конкретное логическое условие, которое не было выполнено, в предпагаемом устройстве можно применить способ последовательного разбиения всего комплекса условий подолам. При

этом количество микрокоманд, необходимое для проведения такой операции, может быть определено по формуле

п 2, где и - количество микрокоманд}

m - количество проверяемых условий.

При последовательном анализе условий на такую операцию также потребовалось бы количество микрокоманд, равное количеству проверяемых условий.

Предлагаемое устройство обладает большим быстродействием по сравнению с известный устройством.

Ф у F

МИКРОПРОГРАММЮЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, дешифратор микрокоманд, коммутатор логических условий, счётчик адреса и регистр адреса, причем группа выходов блока памяти микрокоманд соединена с группой информационных входов счетчика адреса, с группой входов дешифратора микрокоманд и является группой выходов устройства, группа адресных входов блока памяти микрокоманд соединена через регистр адреса с группой информа-. ционных выходов счетчика адреса, группа выходов дешифратора микрокоманд соединена с группой управляющих входов коммутатора логических условий, выход которого соединен со входом записи счетчика адреса, п информационных входов коммутатора логических условий являются ti входами первой группы входов логических условий устройства, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит регистр логических условий, группу элементов импликации и элемент И, причем (п+П-й информационный вход коммутатора логических условий соединен с выходом § элемента И, входы которого соединены с выходами элементов импликации (Л группы, первые входы которых являются входами логических условий с второй группы устройства, вторые входы элементов импликации группы соединены с выходами регистра логиак ческих условий, группа информационных входов которого соединена с группой вьрсодов блока памяти микрокоманд. СО

I I I

Ф 1 1 %1

а -

Т Ф

f

Ф f

( f f