Дельта-сигма-кодер Советский патент 1991 года по МПК H03M3/02 

2В

№

Os СЛ Os О 00 4

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах передачи аналоговых сигналов.

Цель изобретения - повышение точности кодера.

На фиг. 1 изображена блок-система; на фиг. 2 - пример выполнения счетчика импульсов; на фиг. 3 - временные диаграммы работы кодера.

Дельта-сигма-кодер содержит вычита- тель 1, первый - третий сумматоры 2-4, источник 5 опорного напряжения, первый - пятый элементы И 6-10, первый - третий счетчики 11-13 импульсов, первый - третий цифроаналоговые преобразователи (ЦАП) 14-16, первый-третий компараторы 17-19, элемент ИЛИ 20, блок 21 коммутации, кодопреобразователь 22,генератор 23 равномерно распределенного шума, элемент НЕ 24 и дискретизатор 25.

На фиг, 1 обозначены информационный вход 26, тактовый вход 27 и выход 28 кодера.

Пример выполнения счетчика 11 (12 и 13) импульсов на D-триггерах 29-32 приведен на фиг. 2.

Дискретизатор 25 может быть реализован в виде D-триггера. Кодопреобразователь 22 представляет собой схему, реализующую требуемую таблицу истинности, и может быть выполнен, например, на ПЗУ.

Блок 21 коммутации представляет собой, например, набор элементов И, первые входы которых являются информационными входами блока 21, а вторые входы объединены в управляющий вход блока 21.

На фиг. 3 обозначены следующие сигналы: а - тактовые импульсы Del б - сигналы на выходах первого ЦАП 14 (а), второго ЦАП 15 (Ь) и третьего сумматора 5 (с); в - сигналы а на выходе элемента НЕ 24; г - выходная цифровая последовательность L(t) на выходе 28; д - сигналы / на выходе элемента ИЛИ 20.

Дельта-сигма-кодер работает следующим образом.

Входной сигнал X(t) поступает на вычи- татель 1 и сумматор 2, которые предназначены для формирования размера шага первого 14 и второго 15 ЦАП соответственно. В зависимости от напряжения на выходе первого компаратора 17 тактовые импульсы Uc с входа 27 поступают либо на счетный вход первого счетчика 11. либо, противофа- за, на счетный вход второго счетчика 12.

Если предположить, что на вход 26 кодера поступает положительное напряжение X(t), находящееся в пределах 0 X(t)V, где

V - напряжение источника 5, и не изменяющееся во времени, то в этом случае сигнал а на выходе первого ЦАП 14 будет меньше сигнала b на выходе второго ЦАП 15 и на

выходе первого компаратора 17 появится логический О, а на выходе элемента НЕ 24 - логическая 1. Таким образом, в момент прихода тактового импульса на вход первого элемента И 6 состояние первого ЦАП 14

0 изменится на единицу. В случае, если напряжение на выходе первого ЦАП 14 по- прежнему будет меньше напряжения на выходе второго ЦАП 15, компаратор 17 останется в том же состоянии, в противном

5 случае в момент появления следующего тактового импульса изменится состояние второго счетчика 12 и ЦАП 14.

Таким образом, осуществляется отсчет шагов на выходе первого ЦАП 14, размер

0 которых пропорционален разности V-X(t), относительно шагов на выходе второго ЦАП 15, размер которых пропорционален сумме V+X(t) с тем же коэффициентом пропорциональности, причем остаток от каждого пред5 ыдущего отсчета будет переноситься на следующий отсчет. Непрерывность отслеживания определяется разрядностью первого 14 и второго 15 ЦАП, т. е. временем прохождения полного цикла от начала счета

0 до сброса.

Для увеличения точности преобразования необходимо увеличивать разрядность ЦАП, т. е. увеличивать длину кодовой комбинации, определяющей точность отслежива5 ния, однако практически это невозможно достигнуть. Сущность увеличения точности преобразования в данном кодере заключается в статистической оценке остаточной разности между отсчетами,

0 пропорциональными разности V-X(t) и сумме V+X(t) в момент сброса, и учете этой оценки для формирования сигнала сброса. Для того, чтобы статистическая оценка производилась правильно, необходимо, чтобы на5 пряжение шума в момент сброса (заштрихованные прямоугольники на фиг. 3) строго соответствовало разности V-X(t) в случае, если Х(т)0, или сумме V+X(t), если X(t)0, т. е. должно быть равно размеру

0 меньшего шага. Это достигается с помощью третьего счетчика 13, который управляется счетными импульсами, формируемыми четвертым 9 и пятым 10 элементами И и элементом ИЛИ 20 так, чтобы количество

5 импульсов было равно количеству пачек независимо от их длины и содержания (нулевые или единичные).

В этом случае состояние третьего счетчика 13 (и одного из счетчиков 11 или 12 в зависимости от пи,.прности X(t))e момент

п

сброса будет соответствовать комбинации, оценивающей отношение V-t-X(t) (t). Действительно, если состояние счетчика, управляющего ЦАП с меньшим размером шага, в момент заполнения будет соответствовать комбинации с номером 2т-1, где т - разрядность счетчиков и ЦАП, то состояние другого счетчика, управляющего ЦАП с большим размером шара, будет соответствовать комбинации с номером (2m-1)/n, где п - длина пачки, т. е., если X(t)0, то на первый счетчик 11 поступают импульсы в п раз чаще, чем на второй счетчик 12 и соответственно, в момент заполнения первого счетчика 11, на втором счетчике 12 и на третьем счетчике 13 будет комбинация в п раз меньшая. Если известны п и V, то всегда можно определить V-X(t) из следующего соотношения:

V+ X(t) , V - X(t)

(V-X(t)FfTV.(1)

Для регулирования напряжения равномерно распределенного шума применяется третий ЦАП 16, на вход опорного напряжения которого подается сигнал S(t) с выхода генератора 23 равномерно распределенного шума. Блок 21 коммутации и кодопреобразователь 22 предназначены для соответствующего управления шумовым сигналом S(t) во времени и по уровню. Для правильной оценки остаточной разности между отсчетами необходимо, чтобы напряжение равномерно распределенного шума S(t) было равно размеру меньшего шага с учетом (1):

V - (t).

2m-1 (2m-1)(n+1) Поскольку

2т -1

S(t)Sa,cC

п -

i

где I - номер кодовой комбинации на счетчиках 11-13 в момент сброса,

го М1 2V Ч

IS(t)«c-} .(2() S (т)МЗКс

пГО

-1 +I где

S (

2т -1

Кодопреобразователь 22 осуществл преобразование комбинации с номером комбинацию с номером j так, что 21J

2т -1 +1 2т -Г

2(2т-1) -I .

. 2т -1 + i В таблице приведен данные для построения кодопреобразователя 22 на примере 4-х разрядной кодовой комбинации:

Как видно из фиг. 36. в момент сброса осуществляется сравнение сигнала b с шумовым сигналом с. В зависимости от величины остаточной разности Ји напряжения шума S(t) возможны два варианта: вариант 1 - S(t) Ј- сигнал сброса задерживается на такт, а вырабатываемая пачка удлиняется на один такт; вариант 2 - S(t) Ј - сброс

осуществляется в этом такте, а вырабатываемая пачка остается без изменений. На фиг. 3 показан вариант 1.

Известно, что в случае, когда шум имеет равномерное распределение, при многократном повторении математическое ожидание последовательности импульсов, образующихся в результате сравнения некоторого уровня Ј с шумом, будет равно этому уровню, т. е. при многократном повторении циклов отсчета среднее напряжение импульсов, образующихся в момент сброса, будет точно соответствовать остаточной разности Ј.

Таким образом, процесс отслеживания

удлиняется на несколько циклов, что эквивалентно значительному увеличению разрядности счетчиков и ЦАП, соответственно, значитетьно увеличивается точность отслеживания без повышения разрядности счетчиков и ЦАП.

Предлагаемый кодер характеризуется также более широким динамическим диапазоном преобразующих сигналов за счет относительно небольшой разрядности ЦАП и,

соответственно, небольшого коэффициента деления опорного уровня.

Формула изобретения Дельта-сигма-кодер, содержащий вычитатель, первый вход которого объединен с первым входом первого сумматора и является информационным входом кодера, источник опорного напряжения, выход которого подключен к вторым входам вычитателя и первого сумматора, выходы которых подключены к опорным входам соответственно первого и второго цифроа- налоговых преобразователей, элемент ИЛИ, первый и второй элементы И, первые

входы которых объединены с тактовым входом дискретизатора и являются тактовым входом кодера, выходы первого и второго элементов И соединены со счетными входами одноименных счетчиков импульсов, выходы которых подключены к

информационным входам одноименных цифроаналоговых преобразователей, выход первого цифроаналогового преобразователя соединен с первыми входами первого и второго компараторов, выход второго цифроаналогового преобразователя подключен к первому входу третьего компаратора и второму входу первого компаратора, выход которого соединен с вторым входом второго элемента И и входом элемента НЕ, выход которого подключен к второму входу первого элемента И, прямой выход дискретизато- ра является выходом кодера, отличающийся тем. что с целью повышения точности кодера, в него введены третий счетчик импульсов, блок коммутации, кодопреобразователь, третий цифроаналоговый преобразователь, второй и третий сумматоры, третий - пятый элементы И и генератор равномерно распределенного шума, выход которого соединен с опорным входом третьего цифроаналогового преобразователя, выход которого соединен с первыми входами второго и третьего сумматоров, вторые входы которых подключены к выходам соответственно первого сумматора и вычитателя, выходы второго и третьего сумматоров соединены с вторыми входами одноименных компараторов, выходы которых

подключены к входам третьего элемента И, выход которого соединен с установочными входами первого - третьего счетчиков импульсов, выходы третьего счетчика импульсов подключены к информационным входам

блока коммутации, выходы которого через кодопреобразователь подключены к информационным входам третьего цифроаналогового преобразователя, инверсный выход дискретизатора соединен с первым входом

четвертого элемента И, второй вход которого и информационный вход дискретизатора подключены к выходу элемента НЕ, первый и второй входы пятого элемента И подключены к прямому выходу дискретиэатора и

выходу второго компаратора, выходы четвертого и пятого элементов И соединены с входами элемента ИЛИ, выход которого подключен к счетному входу третьего счетчика импульсов и управляющему входу блока коммутации.

Изобретение относится к автоматике и вычислительной технике. Его использование позволяет повысить точность кодера. Дельта-сигма-кодер содержит вычитатель 1, сумматор 2, источник 5 опорного напряжения, элементы И 6,7,счетчики 11, импульсов, цифроаналоговые преобразователи (ЦАП) 14, 15, компараторы 17-19, элемент ИЛИ 20, элемент НЕ 24 и дискретизатор 25 Благодаря введению сумматоров 3, 4, элементов И 8-10, счетчика 13 импульсов, ЦАП 16. блока 21 коммутации, кодопреобразователя 22 и генератора 23 равномерно распределенного шума в кодере достигается повышение точности без увеличения разрядности ЦАП 3 ил . 1 табл. f Ё

фиг. г

а) «Ь

nnnnnnnnnnnnnnnnnnn n я

)

)

г)

9