Усилитель парафазного сигнала Советский патент 1990 года по МПК G11C7/00 G11C7/06 

Изобретение относится к вычислительной технике и может быть использовано для создания запоминающих устройств, встроенных в микропроцессоры

Цель изобретения - повышение процента выхода годных приборов за счет снижения требований к воспроизведению конструктивных и электрических параметров усилителя и их стабильности к внешним воздействиям

На фиг.I приведена электрическая схема усилителя парафазного .сигнала; на фиг.2 - временная диаграмма его работы.

Усилитель парафазного сигнала на дополняющих МОП-транзисторах содержит шину 1 стробирования, шику 2 установки, адресную шину 3, разрядные шины 4 и 5, источник 6 парафазного сигнала, р-канальные транзисторы 7 и 8 предварительной установки разрядных шин, переключающие р-канальные транзисторы 9 ч 10 с перекрестными связями, формирователь уровня логического нуля, выполненный из двух управляющих р-канальных транзисторов 11 и 12, двух ключевых п-канальных транзисторов 13 и 14 установки и двух ключесл

О Ј Од

СО

вых п-канальных транзисторов 15 и 16„

Усилитель парафазного сигнала ра- ботает следующим образом В статическом исходном состоянии на шину 2 установки, шину 1 стробиро- вания и адресную шину 3 источника 6 парафазного сигнала подан уровень

считывания число сигналов, для которых существует необходимость жестких требований к временным интервалам и последовательности подачи, сокращается до двух. Это сигналы установки разрядных шин и сигнал считывания информации на разрядные шины Сигнал стробирования усилителя на шину I

Изобретение относится к вычислительной технике и может быть использовано для создания запоминающих устройств, встроенных в микропроцессоры. Целью изобретения является повышение процента выхода годных приборов за счет снижения требований к воспроизведению конструктивных и электрических параметров усилителя и их стабильности к внешним воздействиям. Усилитель парафазного сигнала на дополняющих МОП-транзисторах содержит шину стробирования, шину установки, адресную шину, разрядные шины, источник парафазного сигнала, P-канальные транзисторы предварительной установки разрядных шин, переключающие P-канальные транзисторы с перекрестными связями, формирователь уровня логического нуля, выполненный из двух управляющих P-канальных транзисторов, двух ключевых N-канальных транзисторов установки и двух ключевых N-канальных транзисторов. В усилителе при реализации цикла считывания число сигналов, для которых существует необходимость жестких требований к временным интервалам и последовательности передачи, сокращается до двух. Это сигналы установки разрядных шин и сигнал считывания информации на разрядные шины. Сигнал стробирования усилителя на шину можно подать в широком интервале времени. 2 ил.

лог О При этом открыты транзисто-jg можно подать в широком интервале вреры 7 и 8, транзисторы 13 и 14, намени

разрядных гаинах 4 и 5 поддерживается уровень лого 1. В результате закрыты транзисторы U и 12, транзисторы 15 и 16, транзисторы 9 и 100{5

В режиме чтения через интервал времени Г, (фиг.2), необходимый для установки уровня лог„ 1 на разрядных шинах 4 и 5, подается уровень Пог. 1 на шину 1 стробирования,что 20 Ьпределяет готовность транзисторов 11 р 12 отслеживать появление уровня |юг0 О на разрядных шинах 4 и 5„ Јатем на шину 2 установки подается уровень лог. 1, что приводит к за- 25 срыванию транзисторов 7 и 8. Через Интервал времени Ј4 () подает- |гя уровень лог0 1 на адресную ши- hy 3S что приводит к считыванию информации на разрядные шины 4 и 5„

Для определенности будем считать, что на разрядную шину 5 считывается уровень лог„ Состояние транзисторов 9, 12, 14 и 16, подключенных tc разрядной шине 5, остается без Изменения. Уровнем лог„ О, отрабатываемым на разрядной шине 4, за- срывается транзистор 13, открываются Транзистор 11 и транзистор 10, который обеспечивает поддержание уровня ,Q лог„ 1 на разрядной шине 5 Уровень лог. 1, поданный на шину 1 Стробирования, через открытый тран- Вистор 11 поступает на затвор тран- вистора 15 и открывает последний„ В 45 результате замыкается контур тельной обратной связи по поддержанию Уровня лог. О на разрядной шине 4„ В предлагаемом усилителе параS.

(фиг.2).

30

35

Формула изобретения

Усилитеиь парафазного сигнала на дополняющих МОП-транзисторах, содержащий р-канальные транзисторы предварительной установки разрядных шин, истоки которых соединены с шиной питания, затворы - с шиной установки, сток каждого - с соответствующей разрядной шиной,переключающие р-канальные транзисторы - с перекрестными связями, истоки которых соединены с шиной питания, а затворы и стоки - с соответствующими разрядными шинами, и формирователь уровня логического нуля, отличающийся тем, что, с целью повышения процента выхода годных приборов, формирователь уровня логического нуля выполнен на двух управляющих р-канальных транзисторах, двух ключевых п-канальных транзисторах и двух ключевых п-канальных транзисторах установки, истрки управляющих р-канальных транзисторов подключены к шине стробирования, затворы - к соответствующей разрядной шине, сток каждого управляющего р-ка- нального транзистора подключен к затвору соответствующего ключевого п-ка- напьного транзистора и стоку соответствующего ключевого п-канального транзистора установки, истоки которых подключены к общей шине, а сток ключевого n-канального тгтора и зл - вор ключевого n-канального транзистора установки - к соответствующей разфазного сигнала при реализации цикла eg рядной шине

подать в шир

S.

(фиг.2).

0 5

,Q 5

0

5

Формула изобретения

Усилитеиь парафазного сигнала на дополняющих МОП-транзисторах, содержащий р-канальные транзисторы предварительной установки разрядных шин, истоки которых соединены с шиной питания, затворы - с шиной установки, сток каждого - с соответствующей разрядной шиной,переключающие р-канальные транзисторы - с перекрестными связями, истоки которых соединены с шиной питания, а затворы и стоки - с соответствующими разрядными шинами, и формирователь уровня логического нуля, отличающийся тем, что, с целью повышения процента выхода годных приборов, формирователь уровня логического нуля выполнен на двух управляющих р-канальных транзисторах, двух ключевых п-канальных транзисторах и двух ключевых п-канальных транзисторах установки, истрки управляющих р-канальных транзисторов подключены к шине стробирования, затворы - к соответствующей разрядной шине, сток каждого управляющего р-ка- нального транзистора подключен к затвору соответствующего ключевого п-ка- напьного транзистора и стоку соответствующего ключевого п-канального транзистора установки, истоки которых подключены к общей шине, а сток ключевого n-канального тгтора и зл - вор ключевого n-канального транзистора установки - к соответствующей разw

fr

«Э

Ti

W

Tf

/