Декодер мажоритарного двоичного кода Советский патент 1990 года по МПК H03M13/43 

СП

О5 О5 4. 00

оо

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи цифровой информации.

Цель изобретения - повышение информативности за счет снижения избыточности декодируемого кода.

На фиг.1 приведена функциональная схема декодера; на фиг.2 - блок синхронизации; на фиг.3 - временные диаграммы работы.

Декодер мажоритарного двоичного кода содержит преобразователь 1 последовательного кода в параллельный, кольцевой регистр 2, формирователь 3 проверок, мажоритарный элемент 4, блок 5 синхронизации, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, первый 7 и второй 8 элементы задержки, счетчик 9 импульсов, блок 10 сравнения с порогом, буферный регистр 11, триггер 12, элемент 13 памяти, первый 14, второй 15 и третий элементы И и элемент ИЛИ 17.

Преобразователь I последовательно- го кода в параллельный представляет собой регистр сдвига.

Формирователь 3 проверок служит для получения проверочных символов из принятого слова в соответствии с правилами кодирования принимаемого кода и является блоком из d-1 сумматоров по модулю два, где d - число проверок кода (n, k, 2t+2), каждый из этих сумматоров имеет четное число

входов 1

п-1 d-Г

Блок 5 синхронизации может быть реализован (фиг.2) на резонансном усилителе 18, первом усилителе-ограничителе 19, фазовом детекторе 20, фильтре 21 нижних частот, перестраиваемом генераторе 22 частоты, втором усилителе-ограничителе 23, счетчике 24 импульсов, дешифраторе 25 и дифференцирующем элементе 26. На фиг.2 показаны первый 27 и второй 28 выходы блока 5. Элемент 13 памяти - D- триггер.

На фиг.З обозначены следующие сигналы: ч - синхросигнал ф на втором выходе 28 блока 5 синхронизации; 5- тактовая последовательность F на первом выходе 27 блока 5 синхронизации; 0 - код на всех параллельных выходах кольцевого регистра 2; г- код на выходах формирователя 3 проверок; «j.- тактовая последовательность F на вы

0

ходе первого элемента 7 задержки; е- сигнал на выходе первого элемента И 14; - число тактовых импульсов, подсчитываемых счетчиком 9; j- информация в буферном регистре 11; и - сигнал на первом и втором выходах блока 10 сравнения с порогом; , - информация в элементе 13 памяти; л- код на выходе элемента ИЛИ 17; © - суммирование по модулю два; rj -ошибочный символ.

В декодере используется код (п, k+1, 2t+l), который должен быть прозрачным (п - длина кода; k - число информационных символов; 2t+l - число разделенных проверок).

Декодер мажоритарного двоичного (n, k+1, 2t+l) кода работает следующим образом.

Временная диаграмма работы декодера рассмотрена на примере декодирования циклического кода Хемминга М(7,4) .

Принимая со скоростью

k-H

, двоич0

5

0

5

0

5

ная информация поступает на вход преобразователя I в последовательной форме информационными разрядами вперед. Под действием тактовой частоты F, поступающей из блока 5 синхронизации, осуществляется продвижение кодсп вого слова влево. После того, как все кодовое слово длиной в п символов запишется в преобразователь 1, из блока 5 синхронизации приходит синхросигнал ф , соответствующей границе кодового слова. По этому сигналу осуществляется параллельная перезапись кодового слова из преобразователя 1 в кольцевой регистр 2. Для обеспечения надежной перезаписи кодового слова в регистр 2 блок 5 синхронизации обеспечивает задержку тактовой последовательности F относительно синхросигнала ф на время, необходимое для надежной параллельной записи кодового слова в регистр 2. Далее в кольцевом регистре 2 под действием тактирующей последовательности F осуществляется циклический сдвиг принятого кодового слова. При этом на параллельных выходах регистра 2 последовательно появляются циклические сдвиги принятого кодового слова, п-1 разрядов регистра 2 подключены к формирователю 3, обеспечивающему формирование нетривиальных проверок. Один рачв

5

тривиальной про(I)

и исключается, т.к. не вносит дополнительной информации об ошибках в кодовом слове.

Формирователь 3 проверок осуществляет суммирование по mod 2 некоторых из п-1 разрядов регистра 2 для получения d-1 нетривиальных разделенных проверок (для случая, если входной М (n,k) код имеет систему разделенных проверок). Для кода М(7,3), являющегося дуальным к принимаемому коду М(7,4), система разделенных проверок имеет вид

+ а

3

а„ а.

+ а.

art а. + а.

На фиг.3 представлены в цифровой форме d-1 выходов формирователя 3 проверок, сформированные в соответствии в системой (2). Мажоритарный элемент 4 на d-1 входов формирует на своем выходе сигнал в том случае,

если не меньше, чем -

из d-1 проверок оказываются выполненными. В предлагаемом декодере достаточно выполнение 2х из Зл проверок. На выходе мажоритарного элемента 4 появляется переданное кодовое слово, если число ошибок в принятом кодовом слове

t

±1 I 2 J

где х - взятие целой части в сторону уменьшения числа.

На фиг.З в пятом цикле показано исправление одиночной ошибки. Так как алфавит M(n,k+l) кода содержит алфавит M(n,k) кода и инверсный ему алфавит, то в случае приема кодового слова, принадлежащего инверсии алфавита M(n,k) кода, на выходе мажоритарного элемента 4 формируется кодовое слово, инверсное переданному (фиг.З, второй цикл для случая отсутствия ошибок и третий цикл для случая одиночной ошибки).

принятое кодовое слово с выхода регистра 2 и исправленное кодовое слово с выхода мажоритарного элемента 4 поступают на два входа элемента ИСКЛЮ

5664886

ЧАЮЩЕЕ ИЛИ 6 (сумматора по mod 2). На его выходе уровень логической I появляется только в случае несовпадения сигналов на его входах. Единичный уровень с выхода элемента 6 разрешает прохождение через элемент И 14 тактирующей последовательности F , задержанной элементом 7 задержки относительно последовательности F на

10

15

20

25

время где 1Эv г

Э Э4

(5)

Э4

время задержки формирователя 3 проверок; время задержки мажоритарного элемента 4 на счетный вход счетчика 9.

Таким образом, двоичное число, записанное в счетчике 9 за время декодирования одного кодового слова, равно числу несовпавших символов в принятом и декодированном кодовых словах.

Двоичное число из счетчика 9 в параллельной форме поступает в блок 10 сравнения с порогом. В случае использования кода только для исправления ошибок в блоке 10 сравнения с порогом устанавливаются два порога

п

n - t;

(6)

где да.

4 с

t - исправляющая способность ко

35

40

В случае, если число в счетчике 9 удовлетворяет выражению

n NC4 9 7„ 1Г, ,(7)

синхросигнал Ф проходит с входа С блока 10 на его первый выход и устанавливает триггер 12 в 1.

В случае, если число в счетчике 9 удовлетворяет выражению

О Ј N

СЧ 9

Јt,

(8)

синхросигнал f проходит с входа С . блока 10 на его второй выход и устанавливает триггер 12 в О. Для кода М(7,4)

0

n.

6;

- 0+1 - I. (9)

5

л - 1 - у 11 2

Одновременно с работой счетчика 9 осуществляется запись исправленного кодового слова в буферный регистр 11 и продвижение по нему кодового слова путем тактирования регистра 11 тактовой последовательностью F1. После тактового импульса от начала кодового слова первый информационный разряд кодового слова а0 оказывает

ся записанным в последнем (самом правом) разряде регистра 11.

Далее синхросигнал ф, проходя через блок 10 сравнения с порогом, устанавливает триггер 12 в зависимости от выполнения условий (7) или (8) в 1 или О соответственно. За синхросигналом Ф ближайший к нему тактовый импульс последовательности F переписывает состояние последней ячейк регистра 11 в элемент 13 памяти. В зависимости от того, на какой из элементов И 15 или 16 подан единичный

потенциал с выходов триггера 12, пря мой или инверсный сигналы с выходов элемента 13 памяти проходят на выход устройства через элементы И 15 или 16 и ИЛИ 17.

Таким образом, если переданное ко довое слово принадлежит инверсному алфавиту M(n,k) кода, на выходе мажоритарного элемента 4 оно появляется исправленным, но в инверсном виде. При этом в случае выполнения условия (7) триггер 12 разрушает прохождени на выход устройства исправленного кодового слова с инверсного выхода элемента 13, что соответствует переданному слову.

В случаях невыполнения условий (7) и (8) декодер ошибается ( фиг.З, четвертый цикл возникновения двухкратной ошибки, превышающей исправляющую способность кода М(7,4).

Предлагаемый декодер по сравнению с известным обеспечивает уменьшение на единицу избыточности декодируемой информации и соответствующее повыше

низаци-и подключен

n 5

0

5

элементы И и элемент ИЛИ, отличающийся тем, что, с целью повышения информативности за счет снижения избыточности декодируемого кода, в декодер введены буферный регистр, триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы задержки, блок сравнения с порогом, блок синхронизации и преобразователь последовательного кода в параллельный, информационный вход которого объединен с входом блока синхронизации и является входом декодера, первый выход блока синхрок входу первого

элемента задержки и -тактовым входам элемента памяти, кольцевого регистра и преобразователя последовательного кода в параллельный, выходом которого соединены с установочными входами кольцевого регистра, последовательный выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого подключен к счетному входу счетчика импульсов, второй выход блока синхронизации соединен с входом разрешения записи кольцевого регистра, так-.- товым входом блока сравнения с порогом и входом второго элемента задержки, выход которого подключен к входу обнуления счетчика импульсов, выходы которого соединены с информационными входами блока сравнения с порогом, первый и второй выходы которого подключены соответственно к установочному входу и входу обнуления триггера, прямой и инверсный выходы которчэго

Изобретение относится к вычислительной технике и технике связи. Его использование в системах передачи цифровой информации позволяет повысить информативность за счет снижения избыточности декодируемого кода. Декодер содержит кольцевой регистр 2, формирователь 3 проверок, мажоритарный элемент 4, счетчик 9 импульсов, элемент 13 памяти, элементы И 14-16 и элемент ИЛИ 17. Благодаря введению преобразователя 1 последовательного кода в параллельный, блока 5 синхронизации, элемента 6 ИСКЛЮЧАЮЩЕЕ ИЛИ, элементов 7,8 задержки, блока 10 сравнения с порогом, буферного регистра 11 и триггера 12 в декодере обеспечивается декодирование кода (N, K+1), обладающего меньшей избыточностью, чем код (N, K) прототипа. 3 ил.

ние удельной скорости принимаемой ин- ,Q соединены с первыми входами соответформации. Полученный относительный выигрыш по избыточности и скорости определяется выражениями

о -г 5 ft Г n-k k

Формула изобретения

Декодер мажоритарного двоичного кода, содержащий кольцевой регистр, параллельные выходы которого соединены с входами формирователя проверок, выходы которого подключены к входам мажоритарного элемента, счетчик импульсов, элемент памяти,

45

50

55

ственно второго и третьего элементов И, выход первого элемента задержки подключен к второму входу первого элемента И и тактовому входу буферного регистра, выход мажоритарного элемента соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и информационным входом буферного регистра, выход которого подключен к информационному входу элемента памяти, инверсный и прямой выходы которого соединены с вторыми входами соответственно второго и третьего элементов И, выходы которых подключен к входам элемента ИЛИ, выход которого является выходом декодера.

ственно второго и третьего элементов И, выход первого элемента задержки подключен к второму входу первого элемента И и тактовому входу буферного регистра, выход мажоритарного элемента соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и информационным входом буферного регистра, выход которого подключен к информационному входу элемента памяти, инверсный и прямой выходы которого соединены с вторыми входами соответственно второго и третьего элементов И, выходы которых подключен к входам элемента ИЛИ, выход которого является выходом декодера.

к л

I 00 J О 1 1 100011001000110 JfflJB fflu Put 3

Редактор И.Шулла

Техред М.Дидык

Заказ 1229Тираж 661Подписное

ЪНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наГт., л.

Фиг. 2

Составитель О.Ренинская

Корректор М.Кучерявая