Формирователь импульсов на МДП-транзисторах Советский патент 1990 года по МПК H03K19/08 H03K19/94 

9

8

I

Р

11 -о

10

л

сл

О СО СО J

со

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МДП-транзисторах для регулирования амплитуды импульсов, например в устройствах управления приборами с переносом заряда в КМДП БИС. Цель изобретения - обеспечение электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности работы. Достижение указанных в цели эффектов обусловлено возможностью регулирования порогового напряжения нагрузочного транзистора 2 МДП-инвертора посредством цепей коммутации его подложки к шине 11 управления (положительного управляющего напряжения) для открытого состояния и к общей шине 13 (наименьшего потенциала) для открытого состояния. Формирователь содержит активный и нагрузочный N-канальные транзисторы 1 и 2, инвертор 3, первый и второй ключи 4 и 5, первый, второй и третий элементы 6, 7 и 8 задержки, входную и выходную шины 9 и 10, шину 11 управления, шину 12 питания, общую шину 13. 3 ил.

Фиг.1

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МДП- транзисторах для регулирования амплитуды импульсов, например, в устройствах управления приборами с переносом заряда в КМДП БИС.

Цель изобретения - обеспечение электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности работы.

На фиг. 1 приведена структурная электрическая схема ; - г ирователя импульсов; на фиг. 2 - временные диаграммы сигналов; на фиг. 3 - пример реализации формирователя на КМДП инверторах.

Формирователь (фиг. 1) импульсов содержит активный n-канальный транзистор 1, нагрузочный п-канальный транзистор 2, инвертор 3, первый ключ 4, второй ключ 5, первый элемент 6 задержки, второй элемент 7 задержки, третий элемент 8 задержки, входную шину 9, выходную шину 10, шину ,11 управления, шкпу 12 питания и общую шину 13.

Транзисторы 1 и 2 включены после- довательно между шинами 12 и 13, образуя инвертор, выход которого связан с выходной шиной 10. Затвор нагрузочного транзистора 2 соединен с выходом первого элемента 6 задержки фронта, подключенного входом через инвертор 3 к входной шине 9, и через второй элемент 7 задержки фронта с .управляющим входом первого ключа 4. Затвор активного транзистора 1 свя- зан с входной шиной 9 через элемент 8 задержки. Подложка нагрузочного транзистора 2 связана через первый ключ 4 с шиной 11 управления и через подсоединенный управляющим входом к входной шине 9 второй ключ 5 к общей 13. Сток активного транзистора 1 и исток нагрузочного транзистора 2 связаны с выходной шиной 10.

Формирователь импульсов работает следующим образом.

В исходном состоянии на входную шину 9 подан сигнал высокого уровня (фиг. 2а), на затвор активного транзистора 1 через элемент 8 задержки фронта подан сигнал высокого уровня, на затвор нагрузочного транзистора 2 через элемент 6 задержки подан сигна низкого уровня (фиг. 26), на ключ 4

$

Q 5

0 j о

0

5

через элемент 7 задержки фронта подан управляющий сигнал высокого уровня, ключ 4 закрыт. Ключ 5 открыт управляющим сигналом высокого уровня с входной шины 9, и на подложку нагрузочного транзистора 2 подан сигнал низкого уровня. Открытое состояние транзистора 1 и закрытое состояние транзистора 2 обуславливают наличие нулевого потенциала, общей шины на выходной шине 10 (фиг. 2в, д), а открытое состояние ключа 5 и закрытое состояние ключа 4 обуславливают наличие нулевого потенциала на подложке нагрузочного транзистора 2 (фиг. 26).

После снижения напряжения на входной шине 9 до нуля в первую очередь происходит запирание транзистора 1 и размыкание ключа 5. Транзистор 2 отпирается позже из-за задержки фронта импульса на выходе инвертора 3 элементом 6. Спад сигнала на входной шине 9 инвертируется инвертором 3. Фронт сигнала с выхода инвертора 3 задерживается элементом 6 задержки. На истоке транзистора 2 устанавливается минимальное значение высокого уровня выходного напряжения соответствующего максимальному обратному смещению p-n-перехода подложка - исток транзистора 2 и, следовательно, его наибольшему пороговому напряжению. Позднее с задержкой, определяемой элементом 7, замыкается ключ 4, и напряжение на подложке транзистора 2 увеличивается и становится равным напряжению на шине 11 управления. Обратное смещение на р-п-переходе подложка - исток транзистора 2 и его пороговое напряжение уменьшаются, что приводит к дополнительному увеличению уровня напряжения на выходной шине 10. В том случае, если наибольшее напряжение на шине 11 не превышает максимально возможный уровень напряжения на выходной шине 10, соответствующий напряжению на р-п-переходе подложка - исток транзистора 2, при котором его пороговое напряжение минимально, то этот переход остается всегда запертым при формировании фронта выходного импульса на выходной шине 10. Амплитуда этого импульса зависит от напряжения, установленного на шине 11 управления. I

Повышение уровня напряжения на

чодной шине 9 за вхо г515

ного импульса приведет к замыканию ключа 5. Спад сигнала без задержки передается с выхода инвертора 3 через элемент 6 задержки фронта на затвор нагрузочного транзистора 2 (фиг. 2б) и через элемент 7 задержки фронта на подложку нагрузочного транзистора 2 (фиг. 2в), при этом нагрузочный транзистор 2 закрывается по затвору, а на подложке транзистора 2 формируется спад сигнала и устанавливается потенциал общей шины 13. Фиксация подложки нагрузочного транзистора 2 наиболее отрицательным потен- циалом схемы повышает надежность работы устройства в целом.

Фронт сигнала с входной шины 9 через элемент 8 задержки фронта передается на затвор акт . тора 1. Активный тран. rr . 1 включается, и на выходной шине. 10 фср.чи- руется спад импульса. Поскольку отпирание транзистора 1 происходит позднее, с задержкой, определяемой эле- ментом 8 задержки, p-n-переход подложка - исток транзистора 2 остается запертым и при формировании спада импульса на шине 11.

В данном случае обеспечена после- довательность подачи сигналов на затворы транзисторов 1 и 2 и управляющие входы ключей 4 и 5, при которой p-n-переход подложка - исток транзистора 2 никогда не смещается в прямом направлении. Благодаря этому исключен тиристорный эффект, снижающий надежность МДП-интегральных микросхем.

Изменяя напряжение на шине 10 управления, подключаемой к подложке наг- грузочного транзистора 2 при эапира- Ыии активного транзистора 1, можно регулировать амплитуду выходных импульсов, затрачивая на это минимальную мощность, необходимую только на перезарядку емкостей МДП-транзисто- ров.

Фсркирователь, реализованный с использованием КМДП-инверторов (фиг.З), содержит n-канальные активный транзистор 1, нагрузочный транзистор 2, двухвходовой логический элемент ИЛИ-НЕ, состоящий из транзисторов 14-17, первый инвертор, состоящий из транзисторов 18 и 19, второй инвертор, состоящий из транзисторов 20 и 21, третий инвертор, состоящий из транзисторов 22 и 23, четвертый

.- ,

0 5

п

0 ,-

0

5

736

инвертор, состоящий из транзисторов 24 и 25, первый n-канальный транзистор 26, второй n-канальный транзистор 27, первый ключ, состоящий из транзисторов 28 и 29, второй ключ, состоящий из транзисторов 30 и 31, входную шину 9, выходную шину 10, шину 11 - управления, шину 12 питания, общую шину 13.

Формирователь импульсов работает следующим образом.

В исходном состоянии, при наличии сигнала высокого уровня на входной шине 9, установлен сигнал низкого уровня на выходе первого инвертора (транзисторы 18 и 19) и на выходе третьего инвертора (транзисторы 22 и 23) , сигнал высокого уровня - на выходе второго инвертора (транзисторы 20 и 21) и четвертого инвертора (транзисторы 2А и 25). Нагрузочный транзистор 2 закрыт сигналом низкого уровня, поступающим на затвор транзистора 2 с выхода двухвходового логического элемента ИЛИ-НЕ (транзисторы 14-17). Подложка транзистора 2 через открытье транзисторы 26 и 27 подключена к общей шине 13 и отключена от шины 10 управления закрытым первым ключом (транзисторы 28 и 29) и закрытым вторым ключом (транзисторы 30 и 31). Потенциал выходной шины 10 равен потенциалу общей шины 13. При подаче на входную шину 9 сигнала низкого уровня подключаются последовательно первый,второй,третий и четвертый инверторы. При этом сначала закрывается транзистор 1 сигналом низкого

уровня с выхода второго инвертора, открывается транзистор 2 сигналам высокого уровня с двухвходового логического элемента ИЛИ-НЕ, затем на подложку нагрузочного транзистора через открывающиеся первый и второй ключ подается напряжение с шины 11 управления. Величина управляющего напряжения определяет величину выходiного сигнала высокого уровня на выходной шине 10.

При подаче на входную шину 9 сиг нала высокого уровня в первую очередь подключается подложка транзистора 2

к общей шине 13 через транзистор 26. Одновременно подложка транзистора 2 отключается от шины 11 управления при закрывании транзисторов 28 и 29 первого ключа. Транзистор 2 закрывается по затвору сигналом низкого

уровня с выхода двухвходового логического элемента ИЛИ-НЕ, после чего открывается транзистор 1 сигналом высокого уровня с выхода второго инвертора, и на выходной шине 10 появляется сигнал низкого уровня.

Получение ЕОЗМОЖНОСТИ электронного

10

регулирования амплитуды выходных импульсов обусловлено использованием цепей коммутации подложки нагрузочного транзистора 2 к шине 11 управления (положительного регулируемого напряжения) для его . хрытого состоя-fs ния и к общей шине 13 (наименьшего потенциала) для закрытого состояния.

20

Кроме того, дополнительно включенные первый, второй, третий и четвертый инверторы, двухвходовой элемент ИЛИ-НЕ, первый и второй п-канальные транзисторы, первый и второй ключи обеспечивают очередность подачи сигналов на затвор активного транзис- 25 тора, затвор и подложку нагрузочного транзистора, предотвращающую смещение р-п-перехода сток - подложка нагрузочного транзистора в прямом направлении, и зажигание в интегральной МДП-микрбсхеме паразитного транзистора. Это обеспечивает высокую надежность формирователя.

s

0

5

Формула изобретения

Формирователь импульсов на МДП- транзисторах, содержащий активный n-канальный МДП-транзистор, подключенный истоком и подложкой к общей шине, нагрузочный n-канальный МДП- транзистор, подключенный стоком к шине питания, истоком - к выходной шине и стоку активного п-канального МДП-транзистора, а затвором через инвертор - к входной шине, отличающийся тем, что, с целью обеспечения электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности в работе, введены первый ключ, подключенный между шиной управления и подложкой нагрузочного транзистора, второй ключ, подключенный между подложкой нагрузочного транзистора и общей шиной, первый элемент задержки фронта, включенный между выходом инвертора и затвором нагрузочного транзистор, второй элемент задержки фронта, включенный между выходом первого элемента задержки фронта и входом управления первого ключа, третий элемент задержки фронта, включенный между входом устройства и .затвором активного транзистора, вход управления второго ключа соединен с входной шиной.

Фцг.2