Устройство разделения направлений передачи в дуплексных системах связи Советский патент 1990 года по МПК H04B1/52 

4(Kt+, 4t)U4(KL41 4t)+y9xe1(Kl4,,/st)-y,Xe(Kj/lt);

Q1(KLMdt)yjt( 4 t)+UajM1()-U3XD1(K./jt),

(13)

Изобретение относится к технике связи. Цель изобретения - повышение помехоустойчивости. Устройство содержит блок 1 согласования, ЦАП 2 и 9, АЦП 3, блоки 4, 8, 12 и 15 памяти г-р 5, вычитатели 6 и 13, сумматоры 7 и 14, буферные регистры 10 и 11 и пороговые блоки 16 и 17. В данном устройстве, как бы не передавался сигнал в каждом направлении, он проходит в своем направлении, усиливается и не попадает в соседнее направление передачи. Устройство является адаптивным. При изменении параметров канала связи одного направления или обоих сразу изменяется и отклик канала связи, который затем записывается в соответствующий блок памяти и через такт устройство автоматически подстроится под новые условия передачи. Цель достигается путем уменьшения времени адаптации при передаче речевых сообщений. 1 ил.

Так как уэхо ) и y3«,i() отклики канала связи на одинаковую цифровую комбинацию, то они по закону относительности примерно одинаковы, поэтому компенсируются. Аналогично можно сказать и про U3X01(KL4i 4t) и U (Kjdt). Ввиду того, что второй, и четвертый блоки 8 и 15 памяти после обучения были обнулены, то на выходе сумматоров 14 и 7 будем иметь сигналы равные

(KL+1 4t),(KLM лО

Va(Kfc+t 4t)Qi(Ku, dt)(KL + iat) (14)

Передаваемые сигналы далее усиливаются, преобразуются соответствующим цифроаналоговым преобразователем 2 или 9 в аналоговую величину и подают- ся дйлее по магистрали. Далее вновь в первый - четвертый блоки 4, 8, 12 и 15 памяти записываются новые отсчеты сигналов. Так в первый и третий блоки 4 и 12 памяти записываются со- ответственно Уг(Ки, A t)+U8X(1 ( и U4(KU+I 4t)+yMei(KLM4t), а во второй и четвертый блоки 8 и 15 памяти записываются отсчеты Уя( dt) и , 4t) и так далее

Таким образом, какой бы мы не передавали сигнал в каждом направлении, он проходит в своем направлении, усиливается и не попадает в соседнее направление передачи. Устройство являет- ся адаптивным. При изменении параметров канала связи одного направления или обоих сразу изменяется и отклик канала связи, который затем записывается в соответствующий блок памяти и через такт устройство автоматически подстраивается под новые условия передачи о

Формула изобретения

I Устройство разделения направлений передачи в дуплексных системах связи, содержащее блок согласования, первый вход которого соединен с выходом генератора, первым входом аналого-цифрового преобразователя, первым входом первого, второго, третьего и четвертого блоков памяти, последовательно соединенные первый цифроаналоговый преобразователь, аналого-цифровой преобразователь, первый вычитатель н первый сумматор, второй вход которого соединен с выходом второго блока памяти, второй вход которого соединен с выходом первого сумматора, выход аналого-цифрового преобразователя соединен также с вторым входом первого блока памяти, выход которого соедин, с вторым входом первого вычитателя вторые входы третьего и четвертого блоков памяти объединены, выход третьего блока памяти соединен с первыь входом второго вычитателя, а также первый пороговый блок и второй цифро- аналоговый преобразователь, отличающееся тем, что, с целью повышения помехоустойчивости путем уменьшения времени адаптации при передаче речевых сообщений, введены пе; вый и второй буферные регистры, второй сумматор и второй пороговый блок при этом выход блока согласования ее динен с третьим входом третьего блока памяти и вторым входом второго вычитателя, выход которого соединен с первым входом второго сумматора и второго порогового блока соответственно, первый вход блока согласования соединен с вторым входом второго порогового блока, выход которого соединен с третьим входом четвертого блока памяти, выход которого соединен с вторым входом второго сумматора, выход которого соединен с четвертым входом четвертого блока памяти и первым входом второго буферного регистра соответственно, выход второго буферного ра соединен с входом первого цифроанз™ лотового преобразователя, третьим входом первого и второго блоков памяти, первый вход блока согласования соеди- нен также с первым входом первого порогового блока, второй вход которого соединен с выходом первого вычитате- . ля, выход первого порогового блока соединён с четвертым входом второго блока памяти, второй вход которого соединен с первым входом первого буферного регистра, второй вход которого соединен с первым входом второго блока памяти и вторым входом второго буферного регистра, выход первого буферного регистра соединен с вторым вхо11157000112

дом четвертого блока памяти и входомтеля, выход которого соединен с втовторого цифроаналогового преобразова- рым входом блока согласования.