Оперативное запоминающее устройство Советский патент 1990 года по МПК G11C11/40 

сл VI сл

fO

со

Изобретение относится к вычислительной технике - запоминающим устройствам и может быть использовано при разработке оперативных ЗУ (ОЗЦ) с повышенной устойчивостью к воздействию дестабилизирующих факторов (ДФ). ЦЕЛЬ ИЗОБРЕТЕНИЯ - ПОВЫШЕНИЕ УСТОЙЧИВОСТИ УСТРОЙСТВА К ВОЗДЕЙСТВИЮ ДЕСТАБИЛИЗИРУЮЩИХ ФАКТОРОВ. ПОСТАВЛЕННАЯ ЦЕЛЬ ДОСТАГАЕТСЯ ТЕМ, ЧТО УСТРОЙСТВО СОДЕРЖИТ БЛОК 5 ФОРМИРОВАНИЯ АНТИДЕСТАБИЛИЗИРУЮЩИХ СИГНАЛОВ, БЛОК 6 ЗАПРЕЩЕНИЯ ВЫБОРКИ НАКОПИТЕЛЯ 1. ПРИ ВОЗДЕЙСТВИИ ДФ блок 6 устанавливает дешифраторы 2,4 в такое состояние, при котором все их выходы невыбраны, что предотвращает запись ложной информации в накопитель. Блок 5 при этом задает в шины хранения накопителя 1 повышенный ток, затрудняющий переброс элементов памяти накопителя 1 в противоположное состояние. 2 з.п.ф-лы, 3 ил.

Т777

Фиг.1

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам (ЗУ), и может быть использовано при разработке оперативных ЗУ (ОЗУ) с повышенной устойчивостью к воздействию кратковременных дестабилизирующих факторов (ДФ).

Цель изобретения - повышение устойчивости устройства к воздействию дестабилизирующих факторов.

На фиг,1 изображена блок-схема предлагаемого устройства; на фиг,2 - электриче- ские схемы накопителя и блока формирования антидестабилизирующих сигналов соответственно; на фиг.З - электрическая схема блока запрещения выборки накопителя.

Устройство содержит накопитель 1, дешифратор 2 слов, блок 3 усилителей записи- считывания, дешифратор 4 разрядов, блок 5 формирования антидестабилизирующих сигналов и блок 6 запрещения выборки накопителя 1.

Накопитель 1 состоит из элементов 7 памяти, источников 8 тока хранения, адресных шин 9, шин 10 хранения и разрядных шин 11. Элементы 1 памяти выполнены на транзисторах 12 с перекрестными связями и нагрузочных элементах 13.

Блок 5 состоит из фототранзисторов 14 и ограничительных элементов 15 на резисторах.

Блок 6 состоит из фототранзистора 16, ограничительного 17 и нагрузочного 18 элементов на резисторах и формирователя логических уровней на переключателе 19 тока.

Генераторы 20 тока отражают собой сумму фототоков, возникающих в р-п-пере- ходах всех конструктивных компонентов элемента 7 памяти при воздействии дестабилизирующих факторов (ДФ). Генераторы 21 и 22 отражают собой фототоки, возникающие в коллекторных переходах соответствующих фототранзисторов 14 и 16 при воздействии ДФ.

Устройство работает следующим образом

При отсутствии воздействия ДФ ток генераторов 20 - 22 равен нулю, поэтому фототранзисторы 14 и 16 закрыты. В результате в шины 10 хранения поступает только ток источников 8, а на вход переключателя 19 тока нагрузочным элементом 18 задается высокий потенциал. Сигналы с выходов блока 6 поступают на первые входы дешифратора 2 и 4. На остальные входы дешифраторов 2 и 4 подается адрес, в соответствии с которыми производится выборка информации из накопителя 1, Дешифратор 2 слов повышает потенциал выбранной шины 9. Вместе с ним повышается и потенциал баз транзисторов 12 элементов 7 памяти выбранной строки. В результате ток записи- считывания, задаваемый источниками блока 3, выбранных столбцов накопителя с помощью дешифратора 4 разрядов будет протекать через первые эмиттеры транзисторов 12 выбранной строки и выбранных столбцов, Первые эмиттеры транзисторов

0 12 невыбранных элементов 7 памяти останутся закрытыми, а их состояние будет поддерживаться за счет протекания через вторые эмиттеры транзисторов 12 тока хранения источника 8.

5 В режиме считывания ток считывания пропускается в обе разрядные шины 11 (фиг.2) каждого выбранного столбца накопителя 1. В блоке 3 производится усиление разности потенциалов шин 11 каждого стол0 бца и выдача информации на выход.

В режиме записи на входы блока 3 подается записываемая информация, В соответствии с ней в одну из разрядных шин 1 i каждого выбранного столбца накопителя I

5 задается ток. В результате элемент 7 памяти, находящийся на пересечении выбранной строки и столбца, переключается з соответствующее состояние.

Кратковременное воздействие ДФ вы0 зывает генерацию фототоков в р-п-перехо- дах конструктивных элементов устройства (кратковременными является такое воздействие ДФ, которое не приводит к необратимым изменениям характеристик элементов

5 устройства). Фототоки генераторов 20, возникающие в элементах 7 памяти,стремятся выравнять потенциалы коллекторов и баз транзисторов 12, т.е. перевести элементы 7 памяти в неопределенное состояние. При

0 достижении фототоками генераторов 20 значения, превышающих ток хранения элементов 7 памяти, может произойти потеря хранящейся информации Для того, чтобы избежать этого устройство содержит блок 5,

5 увеличивающий ток хранения элементов 7 памяти накопителя 1.

Ограничительный элемент 15 выбирают таким, чтобы при величине фототока генераторов 20, недостаточной для изменения ин0 формации в элементе 7 памяти, падение напряжения на нем, создаваемое фототоком генератора 21, было меньше U (U - падение напряжения на эмиттерном р-п-пе- реходе открытого транзистора), т.е. фото5 транзистор 14 закрыт, и ток хранения, элементов памяти увеличивается незначительно. При превышении фототоками генераторов 20 порога, при котором происходят сбои в элементах 7 памяти, токи генераторов 21 достигают величин, открывающих

фототранзисторы 14. Последние начинают усиливать фототоки соответствующих генераторов 21. В результате токи хранения в шинах 10 хранения накопителя 1 резко возрастут, что обеспечит сохранение информации во время кратковременного воздействия ДФ.

Однако при этом невозможно производить выборку информации из накопителя 1, так как токи хранения элементов 7 памяти становятся сравнимыми с токами записи или считывания информации, задаваемыми блоком 3. Когда ток генератора 22, возникающий из-за воздействия ДФ, достигнет такой величины, что откроется фототранзистор 16, то последний установит на входе переключателя 19 тока низкий уровень (ниже опорного напряжения, подаваемого на опорный вход переключателя 19 тока). В результате переключатель 19 переключится и на выходах блока 6 информация изменится на противоположную, Изменятся также сигналы и на первых входах дешифраторов 2 и 4, что эквивалентно изменению адреса на адресных входах устройства. На входах дешифраторов 2 и 4 установится такой адрес, который не соответствует ни одному из выходов, поэтому все адресные шины 9 накопителя 1 будут иметь одинаковый потенциал, а все разрядные шины 11 будут обесточены. Через элементы 7 памяти будет протекать ток из адресных шин 9 только в шины 10 хранения.

Воздействие ДФ вызывает возникновение фототоков не только в элементах 7 памяти и коллекторных переходах фототранзисторов 14 и 16, но v, во всех р-п-пере- ходах элементов конструкции устройства. Однако режимные токи периферийных элементов устройства (логических элементов дешифраторов 2 и 4 блока 3 усилителей записи-считывания) значительно больше токов хранения элементов 7 памяти накопителя 1. Поэтому фототоки, вызывающие потери информации из накопителя 1. сравнимые с токами хранения, не оказывают существенного влияния на работу периферийных узлов устройства.

Формула изобретения

входы управления коммутацией которого подключены к соответствующим выходам дешифратора разрядов, выходы блока усилителей записи-считывания являются информационными выходами устройства, о тличающеес я тем, что, с целью повышения устойчивости устройства к воздействию дестабилизирующих факторов, в него введены блок формирования энтидестабилизи- рующих сигналов, выходы которого

подключены к соответствующим шинам хранения накопителя, блок запрещения выборки накопителя, выходы которого подключены к первым входам дешифраторов слов и разрядов соответственно.

ПСДК.ПЮЧеНЫ К ПерЗЬ М р , ОГрЭНИЧИТеЛЬНЫХ ЭЛСГ- ОЧГОВ Ч n a CMR.V

ды которых подключены к ба:.1 . д-п-т вующих фототрзнзисторов

грузочного и ограничительного эгемеьтпд на резисторах и формирователя логических уровней на переключателе, выходы которо го являются выходами блоиа заг,,-:,..- выборки накопите;, а сход подк,.,. коллектору фототранзистора и ,ч- воду резистора нагрузочного -иг / г

РОЙ ВЫВОД КОТОРОГО ПСД, Т

питания устройства, 4-r .i: стора и первый ЕЫЕСД резгюгорг о : тельного элемента подключена к ш -.я нулевого потенциала уст рсйстг;-. ст ; я - вод резистора ограничилсл ногс зле:т подключен к базе фотсгрзнз.1.-орс1.

И

Фиг 2