Устройство для умножения на постоянную величину Советский патент 1990 года по МПК G06F7/52 

Изобретение относитея к вычислительной технике и может быть использовано в цифровых вычислительных устройствах с фиксированной занятой.

Цель изобретения - новышение точности вынолнения умножения на постоянную величину.

На чертеже приведена функциональная рема устройства для умножения на ностоян- ную величину.

Устройство содержит «-разрядные регистры 1 и 2, (rt + l)-разрядный сумматор 3, (« + )-разрядный регистр суммы 4, вход 5 постоянной величины устройства, вход б переменной величины устройства, выход 7 результата умножения устройства, две группы элементов И 8 н 9, (г--1)-разрядный регистр 10, элементы НЕ И и Й 12, такто1М:1Й вход 13 устройства и блок 1.4 управления, который содержит счетчик 15, дешифратор 16, два элемента ИЛИ 7 и 18 и элемент И 19. Регистр 1 нредназначен для хранения старших разрядов постоянной величины. Сдвиговый регистр 2 - для заниси неременной величины, а также для заниси считывания старших- (ft- 1) разрядов результата, сдвиговый регистр 4 - для . () младших разрядов результат;, регистр 10 --- для хранения младших разря.з.ов постоянной величины.

Дешифратор 16 управления имег-т .(2п-)-6) выходов, нричем четные его выходы, начиная с четвертого по (), соединены с входами элемента ИЛИ 17, нечетные выходы, начиная с нятого, соединены с входами элемента ИЛИ 18.

: Устройство работает cлe.yюlцим образом.

; Появление нервого тактового импульса на вход 13 приводит к изменению состояния счетчика 15 и возбуждению нервого выхода дешифратора 16. При этом происходит об- нуление регистров 1, 2, 4 н 10. При поступлении второго тактового импульса на втором .выходе дешифратора вырабатывается сиг- нал, но которому производится запись неременной с входа 6 в регистр 2 к постоянной величины с входа 5 в регистры 1 и 10, причем п старших разрядов - в регистр 1 и (;г--) младших разрядов - в регистр 10.

С поступлением третьего тактового импульса на вход счетчика 15 возбуждается третий выход дешифратора 1 б и появляется логическая единица на .первом входе элемента И 12. При этом, если в старшем разряде регистра 10 записана е.циница, появляется сигнал на выходе sjiCMCHTa И 12, и логическая единица поступает на вход младшего разряда регистра Г, в противном случае единица на вход младшего разряда регистра 1 не поступает. Тем самым производится округление ностояпной величины до п разрядов.

Четвертый тактовый импульс приводит к возбуждению четвертого выхода дешифратора и иоявлению на входе, а следовательно, и на выходе элемента ИЛИ 17 логической единицы. Если информационный выход старшего разряда регистра 2 единичный.

на выходе элемента И 19 формируется логическая единица, которая открывает элементу И 9 и обеспечивает неренос содержимо о регистра I в сумматор 3. Результат суммирования с содержимым регистра суммьГпересылается в регистр 4 суммы.

С поступлением пятого тактового импульса возбуждается пятый выход ден ифратора. Логическая единица через элемент ИЛИ 18 поступает на входы сдвига .регистров 2 и 4 и обеснечивает сдвиг содержимого регистров

плево па о,п.ин разряд.

Возбуждение шестого выхода дешифратора, возникающее с ностунлением шестого тактового имнульса, приводит, как и в четвертом такте работы устройства, к появле0 -ПИЮ логической единицы на выходе элемента ИЛИ 17. и на гзходе элемента И 19. С помощью носледпего производится анализ следующего разряда переме ;ной, который ока- на месте старнзего разряда регистра 2. При наличии единицы содержимое регист5 ра 1 постунает в сумматор, где складывается с записан1 ым ранее числом. Сумма пересылается в регистр 4.

Поступление седьмого тактового импульса приводит к изменениям в состоянии устройства как и при поступлени пятого такто0 вого импульса. Производится сдвиг содержимого регистров 2 и 4 влево на один разряд. При этом содержимое старшего разряда регистра 4 переносится в освободивигийся младший разряд регистра 2.

В следующих тактах работы устройства

5 продолжается анализ содержимого разрядов регистра 2, по результат;;. которого разрешается либо запрещается перенос содержимого регистра в сумматор. При появлении единицы переноса старшего разряда сумма0 тора она поступает на вход младшего раз- . ряда .регистра 2. Указа1И{ые операции выполняются до тех пор, пока не проанализи- руются все разряды неременной.

По за8ерше1 ии выполнения операции умножения (2л-)-2)-го такта работы устрой5 ства произведение оказывается размещен- в двух регистрах: старшие () разрядов - в регистре 2, младшие (« + ) разрядов - в регистре 4. Результат умножения должен быть округлен до я разрядов. По правилу округления единица в п-н разряд

0 прибавляется в том случае, если величина отбрасываемой части больше половины единицы п-го разряда, т. е. числа 1/2-2 . При этом старший разряд отбрасываемой части содержит единицу. Если .величина отбра- сываемой части меньше половины единицы л-го разряда (в ее старшем разряде - пуль) п-й разряд числа остается без изменений. Для лювышения точности выполнения: операции умножения необходимо неред ок ругленнем прибавить к произведению вели- Ч1И1У, противоположную по зпак) и равную половине ошибки округления а константы Т. с., если округление константы произошло в меньшую сторону, необходимо к результату умножения прибавить величину а/2, а если в большую - вычесть. Последуюш,ая операция округления заключается в прибавлении к результату умножения величины 1/2Х ХЗ. Таким об разом, в первом случае к результату ум юже1;ия должна быть прибавлена величина (- + j- 2), а во втором -

fiiс,

(- у -fy- S). В предлагаемом устройстве

указанные операции производятся автоматически и одионременно.

При поступлен и па вход счетчика 15 ()-го тактового импульса возбуждается (2«-|-3)-й выход дешифратора, что приводит к открытию элементов И 8. Если коп- CTairra округляется в меньшую сторону в регистре 10 содержится величина, равная ошибке округления а, причем в старшем разряде - нуль. При открытии элементов И 8 к младше части произведения, размешенной в регистре суммы 4, нрибавляется число а/2 (благодаря соотпетствующему соединению выходов регистра 10 и входов сумматора), а также через НЕ И - число 1/22, поскольку его выход соединен со старшим разрядом числа, занисанного в сумматоре. Следовательно, одновременно к результату умножения прибавляется величина {|ч-1.2-).

Если константа округляется в большую- сторону, в регистре 10 содержится число, равное ( -а), причем в старшем разряде - единица. При открытии элементов И 8. в сумматор поступает половина указанного

числа, т. е. величина (). На выходе элемента НЕ 11 - нулевой сигнал, поэтому дополн 1тельного иодсуммирования величины 1/2-2 к результату умножения не происходит.

(2п4-4)-й тактовый импульс приводит к возбуждению (2«-|-4)-го выхода дешифратора и появле} ию логической . едииицы на выходе э.лемента ИЛИ 18. При этом происходит сдвиг влево на один разряд содержимого регистров 2 и 4. В результате в регистре 2 оказывается округле шое с повьииенной точностью до п разрядов произведение.

С поступлением на вход счетчика (2гг+5) го тактового импульса на (2п-|-5)-м выходе дешифратора вырабатывается сигнал, по которому содержимое регистра 2 поступает на выход 7 устройства. (2л+6)-и тактовый импульс приводит к возбуждению (2л-)-6)- го выхода денжфратора и обнулению счетчика. На этом цикл выполнения операции

умножения заканчивается.

Проведение указанных операций нрипо- дит к тому, что диапазон распределения случайной величины е, представляющей coPnii ошибку, обусловленную округлением константы, сужается по сравнению с дианазо- ном распределения е в известном устройстве. Полностью компенси ювать ошибку к не

представляется возможным из-за случа| цю- го характера переменной к. Однако, если к результату умножения прибавляется ;и;- личина, равная половине округления константы, длина -интервала ее распределс, а а, ния сокра цается вдвое и составляет - п п

л t-i

Это соответствует; умень люипи;. дисиеро ; ошибки, вызванной округлсмше . -;o :rr:;ii; до величины

20

°-й

что в 4 ра.за , чем в известно, уст- ройстве.

Дисперсия результирующей ошибки BI.I- 25 полнеш1я операции умножения при этом равна-2

D,D,+D8-n; 12 12

1-2/.

30

где DS --г - дисперсия ошибки округления результата. При « 1/2-2-

,-2л

48

9-2л jf

А - 2 п-1

12 48

Таким образом, предлагаемое устройство позволяет повысить точность выполнения операции умножения в -1,6 раза, при этом погрешность, вызываемая округлением постоянной величины-, уменьшается в 4 раза.

Формула изобретения

Устройство для умножения на постоянную величину, содержаш,ее два п-разрядных регистра (п - разрядность сомножителей),

5 (n-fl)-разрядный сумматор, (« + 1 )-разряд- ный регистр суммы и блок управления, тактовый вход которого соединен с тактовым входом устройства, вход.постоянной величп- ны которого соединен с информационными разрядными входам и первого п-разрядного

0 регистра, разрядные выходы суммы (/г + 1)- разрядного сумматора соединены с входами соответствующих разрядов (п-+-1)-разрядного регистра суммы, выход старшего разряда которого соединен с входом младшего разряда второго i-разрядного регистра, выход старшего разряда которого соединен с входом признака передачи информации блока управления, первый выход которого соединен с входами сброса первого и второго

5

«-разрядных регистров и (л-{-1)-разрядного регистра суммы, вход сдвига которого соединен с входом сдвига второго п-разряд- ного регистра и вторым выходом блока упрегистра, разрядные выходы которого соединены с первыми входами элементов И первой группы, выходы которых соединены с соответствующими разрядными входами

равления, третий выход которого соединен g первого слагаемого ()-разрядного сумс входами записи первого и второго п-раз- рядных регистров, вход переменной величины устройства соединен с информационными :разрядными входами второго п-разрядного регистра, вход младшего разряда которого свединен с выходом переноса {п + 1)-раз- аридного сумматора, выход результата уст- |ройства соединен с разрядными выходами iBTOporo «.-разрядного регистра, вход считы- :вания которого соединен с четвертым выхо10

матора, разрядные входы второго слагаемого которого соединены с выходами соответствующих элементов И второй группы, выход старшего разряда (п-1)-разрядного регистра соединен с входом элемента НЕ и первым входом элемента И, второй вход которого соединен с пятым выходом блока управления, шестой и седьмой выходы которого соединены соответственно с вторыми входами элементов И первой и второй групп,

:дом блока управления, отличающееся тем, выход элемента НЕ и разрядные выходы

что, с целью повышения точности выполне-( д-1)-разрядного регистра соединены с

ния умножения на постоянную величину,первыми входами соответствуюш,их элеменв него введены (га-)-разрядный регистр,тов И второй группы, вход постоянной вели:две группы элементов И, элемент НЕ и эле-чины устройства соединен с информацион;мент И, выход которого соединен с входомными разрядными входами (п-1)-разрядIмладшего разряда первого п-разрядного20 ного регистра.

регистра, разрядные выходы которого соединены с первыми входами элементов И первой группы, выходы которых соединены с соответствующими разрядными входами

первого слагаемого ()-разрядного сумпервого слагаемого ()-разрядного сум

матора, разрядные входы второго слагаемого которого соединены с выходами соответствующих элементов И второй группы, выход старшего разряда (п-1)-разрядного регистра соединен с входом элемента НЕ и первым входом элемента И, второй вход которого соединен с пятым выходом блока управления, шестой и седьмой выходы которого соединены соответственно с вторыми входами элементов И первой и второй групп,

выход элемента НЕ и разрядные выходы

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах цифровых систем автоматического управления, а также в ЭВМ общего назначения. Целью изобретения является повышение точности выполнения умножения на постоянную величину. Цель изобретения достигается тем, что в устройство для умножения, содержащее два N-разрядных регистра 1,2, (N+1) - разрядный регистр суммы 4, (N+1) - разрядный сумматор 3, блок 14 управления, дополнительно введены (N-1) - разрядный регистр 10, две группы элементов И 8, 9, элементы И 12 и элемент НЕ, позволяющие после выполнения операции умножения провести одновременно прибавление к произведению некоторого числа, равного и противоположного по знаку половине ошибки округления постоянной величины, и округление результата. Проведенная статистическая оценка точности выполнения операции умножения показывает, что результирующая погрешность операции может быть уменьшена в 1,6 раза при одновременном уменьшении погрешности, обусловленной округлением постоянной величины в 4 раза. 1 ил.