Устройство для сопряжения группы процессоров с группой внешних устройств Советский патент 1990 года по МПК G06F13/24 

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах, например во встроенных системах управления и обработки информации.

Целью изобретения является сокращение аппаратурных затрат.

На фиг.1 представлена структурная схема устройства; на фиг.2 - то же, узла выборки; на фиг.З - то же, блока формирования сигналов обмена; на фиг.4 - то же, приемопередатчика.

Устройство (фиг.1) содержит группу внешних устройств 1, шину 2 вво- да-вьюода, группу приемопередатчиков 3, 4, процессорные шины 5,-группу процессоров 6, линии 7 сигнала требования прерьгоания от внешних уст- ррйств, выходные шины 8 кода требуемого процессора от внешних устройств, узел 9 выборки, генератор 10 импульсов, линию 11 синхроимпульсов, линию 12 сигнала запрета записи, линию 13 сигнала обобщенного запроса, линию 14 сигнала признака устроиства, блок 15 формирования сигналов обмена, выходную шину 16 узла выборки (код старшего по приоритету устройства) , линию 17 сигнала разрешения связи, дешифратор 18, группу линий 19 сигналов, разрешающих внешнему устройству реагировать на предоставление прерьшания, дешифратор 20, группу линий 21 разрешения захвата шины 2, селектор-мультиплексор 22, выходную шину 23 селектора-мультиплексора 22, селектор-мультиплексор 24, выходную шину 25 селектора-мультиплексора 24, группу линий 26 сигналов запроса захвата шины 2.

Структура шины 2 ввода-вывода со- ответствует- структуре процессорных шин 5, которые в свою очередь зависят от типа используемых процессоров. В данном случае используются шины МПИ (ГОСТ 26765.51-86).

Узел 9 выборки (фиг.2) содержит регистр 27 запросов, регистр 28 обслуживания, группу выходов 29 регистра обслуживания, приоритетный шифратор 30, дешифратор 31, группу вы(Л

bi

00

а ел

ходов 32 дешифратора, элемент НЕ 33, элемент И 34, элемент ИЛИ 35.

Блок 15 формирования сигналов обмена (фиг.З) содержит элемент ИЖ 36 триггеры 37-39, второй элемент ИЛИ 40 элемент ИЛИ 41, триггер 42, передатчик 43, элемент ИЛИ 44, линию 45 сигнала Обмен шины 2, линию 46 сигнала предоставления прерывания шины 2, линию 47 сигнала Установка шины 2, линию 48 сигнала запроса прерывания.

Приемопередатчики 4 (фиг.4) содержат элемент И 49, линяю 50 запроса прерывания, линию 51 разрешения захвата шины 2 процессору, линию 52 сигнала Ответ шины 2, передатчик 53, линию 54 усиленного сигнала запроса прерьюания, линию 55 усиленного сигнала разрешения захвата процессору шины 2, линию 56 усиленного сигнала Ответ, элемент НЕ 57,элемент И 58, группу линий 59 Адрес-данные шины 2, двунаправленный приемопередатчик 60, группу линий 61 Адрес- данные шины 5, группу линий 62 управления шины 2, линию 63 сигнала ДЧТ шины 2, передатчик 64, группу линий 65 управления шины 5.

Устройство работает следующим образом.

Процессоры 6 многопроцессорной вычислительной системы, работая параллельно и независимо один от другого, могут в произвольный момент времени обращаться к внешним устройствам 1, подключенным к шине 2 ввода вывода (являющейся общей для всей системы). Для этого процессор выставляет запрос на захват шины 2, который по линии 26 поступает в узел 9 выборки на определенный для этого устройства информационный вход регистра 27 запросов (для каждого устройства на регистре запросов определен информационный вход). Все запросы записываются в регистр 27 по ; мере поступления. В свою очередь внешние устройства 1 могут потребовать обслуживания по прерыванию, при этом необходимо, чтобы такое прерьша ние обслужил процессор, который указан внешним устройством. Запрос на обслуживание от внешнего устройства поступает в узел 9 выборки на регистр 27, а номер требуемого процессора - на вход мультиплексора-селектора 22 по шине 8. С выхода регистра

0

0

5

0

5

0

5

0

5

27запросы поступают на информационные входы регистра 28 обслуживания,на вход записи которого через элемент

И 34 поступают импульсы с генератора 10 импульсов по линии 11. С выхода регистра 28 запросы поступают по линиям 29 на входы приоритетного шифратора 30 и элемента ИЛИ 35 (количество входов равно числу устройств, которые могут выставить запрос на обслуживание). Если в регистр

28записан хотя бы один запрос, то на выходе элемента ИЛИ 35 вырабатывается сигнал обобщенного запроса: (13), который поступает в блок 15 формирования сигналов обмена, в ответ на что блок 15 формирует сигнал на линии 12 запрета записи. В это время на выходе шифратора 30 вырабатывается код устройства, запрос которого имеет высший приоритет иэ всех запросов, записанных в регистр 28, состоящий из номера устройства на линии 16 и признака устройства

на линии 14 (так как внешние устройства 1 и процессоры 6 имеют независимую нумерацию, то их надо различать: 1 - признак устройства, соответствующий внешнему устройству, О - процессору). Код устройства поступает в узле выборки на информационные входы стробируемого дешифратора 31, на вход разрешаннцего строба которого через элемент НЕ 33 поступает сигнал запрета записи (12) из блока 15. Этот же сигнал поступает на вход элемента И 34, запрещая прохождение тактовых импульсов на вход регистра 28. Таким обрааом, запись в регистр 28 запрещена на время, когда установлен сигнал 12. Кроме того, номер на линии 16 поступает на входы дешифратора 18 и селек- тора-мупьтиплексора 22, а также на вход селектора-мультиплексора 24, признак устройства по линии 14 поступает на запрещающий вход дешифратора 18, на вход селектора-мультиплексора 22 и 3 блок 15. Дальнейшее прохождение сигналов зависит от того, чей приоритет оказался вьте - процессора или внешнего устройства (то есть, какое значение имеет признак устройства - О или 1). Предположим, что признак устройства соответствует О, то есть начал обслуживаться запрос от процессора на захват шины 2, Тогда признак устройства

запрещает выходы дешифратора 18 и переключает селектор-мультиплексор 22 так, что номер процессора, выставившего запрос, проходит на его выходе, а с выхода - на входы дешифртора 20, после чего блок : 15 формирует сигнал разрешения связи, который по линии 1 поступает на вход дешифратора 20 и на один из входов дешифратора 18, но выходы дешифратора 18 запрещены признаком устройства, а с выхода дешифратора 20 сигнал разрешения связи по линии 21 поступает на приемопередатчик процессора, выставившего обрабатываемый запрос, который соединяет логически и электрически процессорную шину 5 с шиной 2,обеспечивая доступ процессора 6 к внешним устройствам 1. Если признак устройства соответствует 1, то номер устройства, вьфабатываемый узлом 9 выборки, соответствует номеру внешнего устройства. Тогда на вход дешифратора 18 поступает номер выставившего запрос внешнего устройства,и когда блок 15 выработает сигнал разрешения связи, с выхода этого дешифратора к внешнему устройству по линии 19 поступает сигнал, «разрешающий реагировать на сигнал предоставления прерьгоания. Кроме того, на выходе селектора-мультиплексора 22 вьфабаты- вается номер процессора, требуемого внешним устройством, который проходит через селектор-мультиплексор 24 и поступает на вход дешифратора 20, с выхода которого после поступления сигнала разрешения связи поступает разрешение связи на приемопередатчик 3,4 процессора 6, который запрошен внешним устройством. В это время блок 15 формирует сигнал запроса прерьгаания и вьщает его по шине 2. Процессор должен вьфаботать сигнал предоставления прерывания, который по шине 2 поступает к внешнему устройству. В ответ на это внешнее устройство 1 выдает на шину 2 вектор прерывания и далее процессор обслуживает прерьтание.

Блок 15 формирования сигналов обмена работает следующим образом.

При начальном включении вычисли- тельной системы из шины 2 по линии 4 через элемент ИЛИ 40 на нулевые входы триггеров 37 и 38 поступает синап начальной установки и устанавливает блок формирования сигналов

,

99865

1C

обмена в исходное состояние. На син- , хровходы триггеров 37, 38 и 42 по линии t поступают тактовые импульсы от генератора 10. На информационный вход триггера 37 поступает сигНдл обобщенного запроса 13. Тогда на выходе триггера 37 формируется сигнал запрета связи 12, который поступает в узел 9 выборки и на информационный вход триггера 38 блока 15. На выходе триггера 38 формируется сигнал на линии 17 разрешения связи (задержка сигнала на линии 17 на один такт

г относит(ально сигнала на линии 12 организована в связи с тем, что за это время на входах 18 и 20 дешифраторов должна установиться требуемая информация) . Если признак устройства на

20 линии 14 соответствует 1, то он проходит через элемент ИЛИ 41 на информационный вход триггера 42, отчего на выходе этого триггера формируется сигнал запроса прерьгеания, ко25 торый проходит через передатчик 43 по линии 48 в шину 2. Сбрасывается этот сигнал передним фронтом сигнала предоставления прерывания, который, кроме внешнего устройства, поступает из процессора по шине 2 и по ли НИИ 46 через элемент ИЛИ 44 на нулевой вход триггера 42. Если признак

О.

30

устройства соответствует

то

триггер 42 не взводится. По окончании обмена процессора с внешним устройством из шины 2 по линии 45 через элемент ИЛИ 44 на синхровход триггера 39 проходит сигнал Обмен или по окончании обслуживания преры40 вания по линии 46 из шины 2 через другой вход элемента ИШ1 44 - сигнал предоставления прерывания. Эти сигналы задним фронтом устанавливают выход триггера 39 в единицу, которая

д5 через элемент ИЛИ 40 проходит на нулевые входы триггера 37 и триггера 38, отчего сигналы на линиях 12 и 17 прекращают формироваться. Блок 15 готов к обработке следующего запроса. Приемопередатчики 3, 4 работают след ющим образом.

В исходном состоянии передача информации через передатчики 53 и 64, а также приемопередатчик 60 запрещена. Сигнал Разрешение связи по линии 21 поступает на входы разрешения приемопередатчика 60 и передатчиков 53 и 64, разрешая прохождение информации, а также на входы элементов

50

55

И 49, 58. На другой вход элемента И 49 по линии 48 поступает сигнал Запрос прерывания,, и, если этот сигнал сформирован, то на линии 50 вырабатывается сигнал Запрос прерывания, который проходит через передатчик 53, по линии 54 поступает в шину 5 и по ней - к процессору 6, В этом случае процессор вырабатыва- ет сигнал Предоставление прерьгоания который по шине 5 через передатчик 6 по линии 46 поступает в блок 15 формирования сигналов обмена. На другой вход элемента И 58 сигнал Запрос прерывания поступает через элемент НЕ 57. Таким образом, если признак устройства соответствует О, то сигнал Запрос прерывания по линии 48 не сформирован, и тогда на выходе (Элемента И 58 вьфабатывается сигнал ; Разрешение захвата шины 2, который по линии 51 через передатчик 53, по линии 55 и шине 5 поступает на процессор 6, который начинает ад- ресный обмен. Кроме того, через передатчик 53 проходит сигнал Ответ от внешнего устройства к процессору, а через передатчик 64 от процессора к внешнему устройству посту- пают сигналы управления. Двунаправленный приемопередатчик служит для обеспечения передачи по группе линий Адрес-данные.

Формула изобретения

1. Устройство для сопряжения группы процессоров с группой внешних устройств, содержаш;ее узел выборки, блок формирования сигналов обмена, генератор импульсов, группу приемопередатчиков , причем первые группы информационных входов-выходов приемопередатчиков группы образуют группы входов-выходов устройства для подключения к группам информационньпс входов-выходов соответствующих процессоров группы, вторые группы информационных входов-выходов приемопе- редатчиков группы соединены с группой входов-вькодов логического условия блока формирования сигналов обмена и образуют группы входов-выходов устройства для подключения к группам информационных входов -вьпсо- дов соответствующих внешних устройств группы, отличающееся тбм, что, с целью сокращения

д 5 0 5 0

5

0 5 п

5

аппаратурных затрат, устройство содержит два дешифратора и два селектора-мультиплексора, причем группа выходов nepBioro дешифратора образует группу выходов устройства для подключения к входам разрешения прерывания соответствующих внешних устройств группы, группа входов требования прерывания узла выборки образует группу входов устройства для подключения к выходам требования прерьшания соответствующих внешних устройств группы, группы информационных входов первого селектора-мультиплексора образуют группы входов устройства для подключения к группам адресных выходов соответствующих внешних устройств группы, группа входов запроса захвата шины узла выборки образует группу входов устройства для подключения к выходам запроса захвата шины соответствующих процессоров группы, при этом синхровкод генератора импульсов соединен с синхровходом узла выборки и с синхро- входом блока формирования сигналов обмена, выход разрешения связи которого соединен, с первым разрешающим входом первого дешифратора и с разрешающим входом второго дешифратора, группа информационных входов которого соединена с группой информационных выходов второго селектора- мультиплексора, первая группа информационных входов которого соединена с группой кодовых выходов узла выборки, с группой информационных входов первого дешифратора и с группой управляющих входов первого селектора- мультиплексора, группа информационных выходов которого соединена с г второй группой информационных входов второго селектора-мультиплексора, управляющий вход которого соединен с вторым разрешающим входом первого дешифратора, с выходом признака устройства узла выборки с первым входом логического условия блока формирования сигналов обмена, второй вход логического условия и выход запрета записи которого соединены соответственно с выходом обобщенного запроса и с входом запрета записи узла выборки, группавыходов второго дешифратора соединена с разрешающими входами приемопередатчиков групп ы.

2. Устройство по п.1, о т л и - чающееся тем, что.блок формнрования сигналов обмена содержит четыре триггера, передатчик, четьфе элемента ИЛИ, причем первый, второй входы первого элемента ИЛИ, первьй вход второго элемента ИЛИ и информационный выход передатчика образуют группу входов-выходов логического условия блока, синхровход первого триггера соединен с синхровходами второго, третьего триггеров и явля- синхровход ом блока, первый вход третьего элемента ИЛИ и информационный вход первого триггера являются соответственно первым и вторым входами логического условия блока, выход первого триггера соединен с инфор- мационным входом второго триггера, с первым входом четвертого элемента ИЛИ, с вторым входом третьего элемента ИЛИ и является выходом запрета записи блока, выход второго триггера соединен с вторым входом четвертого элемента ИЛИ и является выходом разрешения связи блока, при этом в блоке формирования сигналов обмена выход четвертого элемента ИЛИ соединен с единичными входами, четвертого триггера, выход которого соединен с вторым входом йторого элемента ИЛИ, выход которого соединен с нулевыми входами первого и второго триггеров, выход первого элемента ИЛИ соединен с синхровходом четвертого триггера и с нулевым входом третьего триггера, информационный вход и выход которого соединены соответственно с выходом третьего элемента ИЛИ и с информационным входом передатчика, , информационный вход чет99865

lO

to

15

вертого триггера подключен к шине нулевого потенциала устройства.

3. Устройство по п.1, о т л и - чающееся тем что узел выборки содержит регистр запросов, регистр обслуживания, приоритетный шифратор, дешифратор, элемент ИЛИ, элемент И, элемент НЕ, причем первая и вторая группы информационных входов регистра запросов образуют соответственно группу входов требования прерьгеания и группу входов запроса захвата шины уэла, первый вход элемента И является синхровходом узла, второй вход элемента И соединен с входом элемента НЕ и является входом запрета записи узла, выход приоритетного шифратора соединен с

20 информационньм входом дешифратора и является выходом признака устройства узла, группа выходов приоритетного пшфратора соединена с группой информационных входов дешифратора и обра-.- зует группу кодовых выходов узла, выход элемента ИЛИ является выходом обобщенного запроса узла, при этом в yine выборки выход элемента НЕ соединен со строб1фующим входом дешифг- ратора, группа выходов которого соединена с группой установочных входов регистра запросов, группа выходов которого соединена с группой информационных входов регистра обслу- живания, группа выходов которого соединена с группой входов элемента ИШ1 и с группой информационных входов приоритетного шифратора, выход элемента И соединен с входом записи

4Q регистра обслуживания.

25

30

35

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах, например, во встроенных системах управления и обработки информации. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит блок формирования сигналов обмена, узел выборки, два дешифратора, два селектора-мультиплексора, группу приемопередатчиков. 2 з.п.ф-лы, 4 ил.

5f

Физ.