БУФЕРНЫЙ КАСКАД ДЛЯ УСИЛИТЕЛЯ СЧИТЫВАНИЯ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ С БАРЬЕРНЫМ ПЕРЕХОДОМ Советский патент 1994 года по МПК G11C7/00 

Устройство относится к вычислительной технике и может быть использовано при построении запоминающих и логических устройств.

Целью изобретения является повышение быстродействия и увеличение диапазона ограничения высокого уровня выходного напряжения буферного каскада.

На фиг.1 представлена принципиальная электрическая схема буферного каскада; на фиг.2 - зависимость тока I_огр, втекающего в затвор транзистора с барьерным переходом, и напряжения U_вых на выходе буферного каскада от ширины транзистора с барьерным переходом при заданном токе генератора тока 6 мА, напряжения первого и второго источников питания при этом равно 4 и 2,4 В соответственно; на фиг.3 - вариант принципиальной электрической схемы буферного каскада с источником опорного напряжения.

Устройство содержит буферный каскад 1, повторитель 2, элемент 3 ограничения высокого уровня выходного напряжения, выполненный на полевом транзисторе с барьерным переходом, затвор которого подключен к выходу 4 повторителя, сток - ко входу 5 повторителя, исток - к общей шине 6, первый источник питания 7, второй источник питания 8, генератор тока 9, диод 10, на котором формируется опорное напряжение, диод 11 смещения.

Буферный каскад работает следующим образом.

Пусть в исходный момент на входе 5 буферного каскада 1 поддерживается низкий потенциал (ОВ). Повторитель 2 на выходе 4 буферного каскада 1 также поддерживает низкий потенциал, равный 0,8 В, за счет диода 11 смещения. Транзистор с барьерным переходом элемента 3 закрыт и не оказывает влияния на величину потенциала, поддерживаемого на входе повторителя 2. При повышении потенциала на входе 5 буферного каскада 1 потенциал на выходе 4 и на затворе транзистора элемента 3 также начинает расти. Это, в свою очередь, приводит к увеличению тока, протекающего через транзистор элемента 3, и уменьшению напряжения на стоке этого транзистора и на входе 5 буферного каскада 1. Таким образом, на входе 5 буферного каскада 1 устанавливается ограниченный сверху высокий уровень напряжения. Кроме того, ограниченный по величине высокий уровень напряжения через повторитель 2 устанавливается также на выходе 4 буферного каскада 1.

Ширина транзистора элемента 3 должна быть выбрана такой, чтобы происходило эффективное ограничение затворных токов транзисторов элементов нагрузки. При этом для выбранных значений ширин транзисторов повторителя 2 высокий уровень напряжения на выходе буферного каскада 1, как видно из фиг.2, лежит в диапазоне ОВ - U_д при практическом отсутствии затворных токов транзистора элемента 3, а значит, и затворных токов во входных транзисторах элементов нагрузки.

Для расширения диапазона ограничения высокого уровня исток транзистора элемента 3 необходимо подключить к источнику опорного напряжения U_оп, например, выполненному на диоде 10. Тогда высокий уровень напряжения на выходе буферного каскада будет лежать в диапазоне от U_оп до U_оп+U_д.

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих и логических устройств. Целью изобретения является повышение быстродействия и увеличение диапазона ограничения высокого уровня выходного напряжения буферного каскада. Устройство содержит буферный каскад 1, повторитель 2, элемент 3 ограничения высокого уровня выходного напряжения, выполненный на полевом транзисторе с барьерным переходом, затвор которого подключен к выходу 4 повторителя, сток - ко входу 5 повторителя, исток 4 - к общей шине 6, источники питания 7, 8, генератор тока 9, диод 10, на котором формируется опорное напряжение, диод 11 смещения. Для увеличения диапазона ограничения высокого уровня исток транзистора элемента 3 необходимо подключить к источнику опорного напряжения V_оп , например, выполненному на диоде 10. Тогда высокий уровень напряжения на выходе буферного каскада будет лежать в диапазоне от V_оп до V_оп+ V_д 3 ил.

1. БУФЕРНЫЙ КАСКАД ДЛЯ УСИЛИТЕЛЯ СЧИТЫВАНИЯ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ С БАРЬЕРНЫМ ПЕРЕХОДОМ, содержащий повторитель и элемент ограничения высокого уровня выходного напряжения, отличающийся тем, что, с целью повышения быстродействия буферного каскада, элемент ограничения высокого уровня выходного напряжения выполнен на полевом транзисторе с барьерным переходом, причем затвор транзистора подключен к выходу повторителя, а сток - ко входу повторителя, а исток - к общей шине. 2. Буферный каскад по п.1, отличающийся тем, что, с целью увеличения диапазона ограничения высокого уровня выходного напряжения, исток транзистора с барьерным переходом подключен к источнику опорного напряжения.