Усилитель считывания на КМДП транзисторах Советский патент 1988 года по МПК G11C7/06 

00

Од

113

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на КМДП-транзисторах для усиления сигналов считываемой информации.

Цель изобретения - уменьшение потребляемой мощности усилителя.

На чертеже представлена схема, предлагаемого усилителя,

Усилитель содержит первый 1 и второй 2 дифференциальдае каскады усиления, каждый каскад состоит из управляющего транзистора 3, первого 4 и второго 5 переключающих транзисто- ров первого типа проводимости, ус-, тановочного транзистора 6, первого 7 и второго 8 нагрузочных транзисторов второго типа проводимости, шину 9 нулевого потенциала, первый 10 и второй 11 информационные входы усилителя, первый 12 и второй 13 информационные выходы усилителя, ключевой транзистор 14, управляющий вход 15 усилителя, первый 16 и второй 17 инвертирующие транзисторы второго типа проводимости, шину 18 питания.

Усилитель работает следующим образом.

В статическом режиме на управляю- щем входе 15 поддерживается напряжение логического нуля (Лог.О), а на входах 10 и 11 - любое напряжение. При этом управляющие транзисторы 3 дифференциальных каскадов 1 и 2 усиления закрыты, а установочные транзисторы 6 дифференциальных каскадов 1 и 2 усиления и ключевой транзистор 14 открыты, в результате чего на выходах 12 и 13 установлены одинаковые напряжения, лежащие в диапазоне от (UMH - Uncpp) до П„„, где и,д„,и порр- напряжение питания и пороговое напряжение транзистора второго типа проводимости. В активном режиме, т.е. S режиме считывания, на управляющий вход 15 подается напряжение Лог.1, а на входы 10 и 11 - напряжения, соответствующие считываемой информации Пусть и „„, - напряжение на первом вхо

Ц л 1

де 10, а и Bj( - напряжение на втором входе I1. Пусть для определенности и вк 1 Тогда после переключения усилителя на первом выходе 12 устанавливается низкий уровень на- пряжения и, а на втором выходе 13 - высокий уровень напряжения U,. При этом параметры транзисторов в схеме выбираются такими, чтобы обеспечилос

72

условие и -7 и „р - и „„рр . В результате инвертирующий транзистор 16 ока- зьшается закрытым, т.е. исключается протекание тока через первый дифференциальный каскад 1 усиления. Поскольку управляющий транзистор 3 и переключающие транзисторы 4 и 5 первого дифференциального каскада I усиления открыты по затвору, то напряжение на первом выходе оказывается равным напряжению общей тины 9, т.е. и 0. В известном усилителе ток после переключения усилителя протекает через оба каскада 1 и 2, т.е. че- рез усилитель протекает вдвое боль- щий ток, а следовательно,потребляемая мощность также, увеличивается.

Инвертирующие транзисторы 16 и I7 усилителя включены по схеме с положительной обратной связью, что приводит к увеличению коэффициента усиления по сравнению с известным в К раз.

I

(2+ (1Мр)

К

1 W

нагр

0 Q

v

5

где w , W „д - ширины каналов инвертирующих И нагрузочных транзисторов соответственно; Пр коэффициент влияния подложки транзисторов второго типа проводимости, что при w ./

/W

HHg

rieif

0,5-1,0 и IP 0,1 составляет К 1,4-1,6.

Формула изобретения

Усилитель считьшания на КМДП-транзисторах, содержащий первый и второй дифференциальные каскады усиления, ключевой транзистор, причем каждый дифференциальный каскад усиления содержит первый и второй переключающие транзисторы первого типа проводимости, установочный, первый и второй нагрузочные транзисторы второго типа проводимости, причем истоки управляющих транзисторов обоих диффе- ренци,альных каскадов усиления под-, ключены к щине нулевого потенциала усилителя, стоки управляющих транзисторов соединены с истоками первого и второго переключающих транзисторов первого и второго дифференциальных каскадов усиления соответственно, стоки первых и вторых переключающих транзисторов обоих дифференциальных каскадов усиления подключены соответственно к стокам первых и вторых

нагрузочных транзисторов первого и второго дифференциальных каскадов усиления, затворы нагрузочных транзисторов каждого диЛференциального каскада усиления о&ъединены и подключены к соответствующим стокам установочных транзисторов первого и второго дифференциальных каскадов усиления, истоки первого и второго на- грузочных транзисторов каждого дифференциального каскада усиления объединены, затвор первого переключающего транзистора первого дифференциального каскада усиления объединен с зат- вором второго переключающего транзистора второго дифференциального каскада усиления и является первым информационным входом усилителя, затвор первого переключающего транзис- тора второго дифференциального каскада усиления объединен с затвором второго переключающего транзистора первого дифференциального каскада усиления и является вторым информацион- ным входом усилителя, стоки первых переключающих транзисторов первого

и второго дифференциальных каскадов усиления подключены соответственно к первому и второму информационным выходам усилителя, сток и исток ключевого транзистора подключены соответственно к первому и второму информационным выходам усилителя, затвор ключевого транзистора соединен с затворами управляющих транзисторов обо- i их дифференциальных каскадов и является управляющим входом усилителя, отличающийся тем, что, с целью уменьшения потребляемой мощности усилителя, в него введены первый и второй инвертирующие транзисторы второго типа проводимости, истоки которых подключены к щине питания усилителя, затворы первого и второго инвертирующих транзисторов подключены соответственно к второму и первому информационным выходам усилителя, стоки первого и второго инвертирующих транзисторов подключены соответственно к истокам первых нагрузочных транзисторов первого и второго дифференциальных каскадов усиления.

Изобретение относится к вычислительной технике и используется в запоминающих устройствах на КМДП- транзисторах для усиления считьшаемой информации. Цель изобретения - уменьшение потребляемой мощности уси- лителя. Поставленная цель осуществляется за счет введения в усилитель инвертирующих транзисторов положительной обратной связи, увеличивающей коэффициент усиления, а также приводящей к запиранию одного из инвертирующих транзисторов. Благодаря зтому исключается протекание тока через соответствующий дифференциальный каскад усилителя и уменьшается потребляемая мощность. Устройство содержит дифференциальные каскады 1, 2 усиления и транзисторы: управляющий 3, переключающие 4, 5, установочный 6, нагрузочные 7, 8, ключевой 14, инвертирующие 16 и 17. 1 ил. с S5