Синхронизатор независимых импульсных последовательностей Советский патент 1990 года по МПК H04L7/04 H04J3/06 

у

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи информации. Цель изобретения - повышение точности определения величины сдвига фаз между частотами импульсных последовательностей записи и считывания. Синхронизатор содержит выделитель 1 тактовых частот, запоминающий блок 2, обнаружитель 3 вида согласования скоростей, г-р 4 импульсов считывания, эл-т НЕ 5, эл-ты ИЛИ 6 и 7, счетчик 8 импульсов, фазовый детектор 9 и эл-ты И 10 и 11. Каждому временному положению импульсной последовательности на выходе счетчика 8 соответствует определенное дискретное значение сдвига фаз. В моменты достижения следующего дискретного значения осуществляется сдвиг счетчика 8 соответственно влево или вправо вслед за перемещением импульсной последовательности фазового детектора 9, чем и обеспечивается соответствующий временной сдвиг для обнаружения следующего значения сдвига фаз. 2 ил.

SJ

Изобретение относится к технике электросвязи и предназначено для использова- ния в цифровых системах передачи информации.

Целью изобретения является повыше- ние точности определения величины сдвига фаз между частотами импульсных последо- вательностей записи и считывания.

На фиг.1 приведена структурная схема синхронизатора независимых импульсных последовательностей; на фиг.2 - временные диаграммы, поясняющие его работу.

Синхронизатор независимых импульсных последовательностей содержит выделитель 1 тактовых частот, запоминающий блок 2, обнаружитель 3 вида согласования скоростей, генератор 4 импульсов считывания, элемент НЕ 5, первый б и второй 7 элементы ИЛИ, счетчик 8 импульсов, фазовый детектор 9, первый 10 и второй 11 эле- менты.

Синхронизатор независимых импульсных последовательностей работает следующим образом.

Информационный сигнал, поступаю- щий на вход синхронизатора, записывается в запоминающий блок 2 с помощью тактовой частоты fBTHi которая поступает с выхода выделителя 1 тактовой частоты. Информация считывается из запоминающе- го блока 2 частотой считывания, формируемой в генераторе 4 импульсов считывания через последовательно соединенные элементы НЕ 5 и ИЛИ 6. При этом отношение номинальных значений тактовой частоты fsTH и тактовой частоты генератора 4 fi равно m/m+K,

где К - число служебных позиций цикла;

m - число информационных позиций

цикла.

На элементах НЕ 5 и ИЛИ 6 производится торможение или ускорение скорости считывания с помощью обнаружителя 3 вида согласования скоростей путем вставки или запрета импульса .в моменты обнаружения сдвига фаз, равных ± 2п, в последовательность импульсов генератора 4. Обнаружение дискретных значений фазы осуществляется с помощью фазового детектора 9, на входы которого поступают частота fBTM и частота fa с второго выхода генератора 4 импульсов считывания, которая выбирается из условия получения необходимой величины дискретного значения

Д,

где N - число дискретных значений сДвига фаз.

При этом на выходе фазового детектора 9 формируется последовательность

импульсов с частотой биений Д f fa - fsTH ( Af« fa; Af« feiH) и соответственно с

периодом, равным -гЦ

Af f2-fBT4

Изменение временного положения импульса выходного сигнала фазового детектора 9 может происходить только дискретно по фронту импульсов частоты f2 (поскольку f2 поступает на С-вход триггера, выполняющего роль фазового детектора 9). Таким образом, количество периодов частоты fa на периоде частоты сигнала фазового детектора 9 определяет максимальное количество дискретных значений фазы N 2h

ЗГ f2 - РВТЧ

и соответственно минимальное значение отслеживаемой фазы

А.р 2| 2я -Ц1В1Ч.

Временные диаграммы работы фазово-. го детектора 9 приведены на фиг.2а,б,в,г для . Сигналы с парафазных выходов фазового детектора 9 поступают на соответствующие входы элементов И 10 и 11, на другие входы которых поступают импульсные последовательности с выходов счетчика 8 импульсов, сдвинутые относительно друг друга на период частоты fa (фиг.2д,е). Коэффициент счета счетчика 8 выбран так,чтобы в исходном состоянии моменты появления импульсов с выхода счетчика 8 совпадали с моментами переключения фазового детектора 9 (фиг. 2г,д,е). В исходное состояние счетчик 8 устанавливается каждым сигналом согласования скоростей через элемент ИЛИ 7. При этом импульсы с выходов счетчика 8 не проходят на выход элементов И 10 и 11, так как они попадают на нулевые уровни соответствующих парафазных выходов фазового детектора 9 (фиг, 2в,г,д,е), При положительном рассогласовании частот записи и считывания и при достижении величины сдвига фаз от минимального значения, равной 2я /N (фиг. 2к,е), на выходе одного из элементов И 10(11) будет совпадение логической Г с выхода фазового детектора 9, момент переключения которого сместился на одну позицию вправо по отношению к исходной позиции, с импульсом выходной управляющей последовательности счетчика 8 (фиг. 2и,е,м) и поэтому на выходе элемента И 10 (11) появляется импульс, который уменьшает состояние счетчика на единицу. Этим осуществляется определение первого дискретного значения сдвига фаз. При этом импульсные последовательности с выходов счетчика сдвигаются на один такт частоты h вправо.

в результате чего восстанавливается исходное соотношение между импульсными последовательностями счетчика 8 и фазового детектора 9 (фиг. 2к,л,м). При достижении последующих значений сдвига фаз происхо- дит последовательный сдвиг счетчика 8 по позициям вправо до момента согласования скоростей, по которому производится установка счетчика 8 в исходное состояние. При отрицательном рассогласовании скоростей импульсная последовательность на выходе фазового детектора 9 перемещается влево, при этом импульсы появляются на выходе второго элемента И 11, вызывая ускорение счета счетчика 8 на единицу и, соответствен- но, перемещение импульсных последовательностей с выходов счетчика влево до момента согласования скоростей.

Таким образом, каждому временному положению импульсной последовательно- сти на выходе счетчика 8 соответствует определенное дискретное значение сдвига фаз. В моменты достижения следующего дискретного значения осуществляется сдвиг счетчика соответственно влево или вправо вслед за перемещением импульсной последовательности фазового детектора 9, чем и обеспечивается соответствующий временной сдвиг для обнаружения следующего значения сдвига . Формул а изобретения Синхронизатор независимых импульсных последовательностей, содержащий последовательно соединенный выделитель

тактовой частоты, запоминающий блок и об- наружитель вида согласования скоростей, последовательно соединенные генератор импульсов считывания, элемент НЕ и первый элемент ИЛИ, а также первый и второй элементы И, выходы которых подключены к соответствующим управляющим входам счетчика импульсов, управляющие выходы которого соединены соответственно с первыми входа-,, ми первого и второго элементов И, а выходы обнаружителя вида согласования скоростей соединены соответственно с другими входами элемента НЕ и первого элемента ИЛИ, выход которого соединен с входом считывания запоминающего блока, информационный вход которого соединен с входом выделителя тактовой частоты, отличающийся тем, что,с целью повышения точности определения величины сдвига фаз между частотами импульсных последовательностей записи и считывания, в него введены фазовый детектор и второй элемент ИЛИ. при этом выходы обнаружителя вида согласования скоростей через второй элемент ИЛИ соединены с установочным входом счетчика импульсов, а выход выделителя тактовой частоты и второй выход генератора импульсов считывания соединены с соответствующими входами фазового детектора, выходы которого соединены соответственно с вторыми входами первого и второго элементов И, причем второй выход генератора импульсов считывания соединен с тактовым входом счетчика импупьсов.