Последовательный одноразрядный двоичный сумматор Советский патент 1990 года по МПК G06F7/50 

телЩ Г «-носится к вычисли °-ь. : процессорах ЭВМ и других : устройствах Обработки дискрет й ин- . Формации, например в устройствах дискретной автоматики и предвари- S:Z измерительной ин- Цель изобретения - расширение Области применения последовательных одноразрядных двоичных сумматоров за счет Обеспечения самосинхрон- . ного режима работы.

нальк/ представлена функцио- I f последовательного одно- I разрядного двоичного сумматора. I Последовательный одноразрядньп |Двоичныи сумматор содержит прямь е и (п-РаФазные) входы 1 сла- |Гаемых, три элемента И-РШИ-ЦЕ 2 - i два элемента И-НЕ 5 и 6, первьм триггер, содержащий два элемента И 1Ь 7 и 8. второй триггер, содержа- Дии два элемента И-Ш1И-НЕ 9 пря

:ы гг ° --р-ь,г

зыход 12 устройства, причем входы первого элемента И-ИЛИ-НЕ 2 соеди- рены с входами 1 устройства таким рбразом, что одна группа входов эле- Мента H-IOTi-HE соединена с первым трямым и вторым инверсным, входами t |:лагаемых, вторая группа входов эле- ента И-ШШ-НЕ соединена с первым инверсным и вторым прямым входами 1 Слагаемых.

: Работа сумматора происходит в ре- зНме Запрос-ответ, при .этом сумма- .top может находиться в двух состоя- |гиях: в нерабочем и.рабочем, и каж- 4ое из этих состояний может быть про- йндицировано в любой произвольный момент времени по результатам анализа соотношения значений входных и вы- Хоиных переменных. Обозначим инверс- входы 1 сумматора через а и Ъ, а п|рямые - через а и Ь. Прямой выхо 11 сумматора обозначим через , а и|нверсньш выход 12 - через S /В ис- хЬдном нерабочем состоянии суммато- на его входах и выходах значения сигналов соответствуют нерабочим ко- Д0ВЫМ комбинациям входных и выходных п)еменных: Ь Ои 2Г Щ О, которые в дальнейшем именугот- сй спейсером. Следовательно , наличие с 7ейсеров на входе и выходе сумматоа свидетельствует о нерабочем сосоянии сумматора и его готовности к

1615703

10

15

20

25

30

35

40

45

0

5

приему входной информации и ее преобразованию. Подача рабочих кодовых комбинаций, соответствующих некоторым разрядным значениям слагаемых на вход сумматора (а Ь) инициирует запуск сумматора в фазу установки рабочего состояния, для которой однозначным признаком является отсутствие спейсера на входе и нулевой на выходе сумматора; 2 . Фаза установ ки длится до получения выходного сигнала .f 2, после чего сумматор переходит в рабочее состояние. Сброс входных сигналов сумматора в спейсер приводит к началу фазы гашения рабочего состояния. Признаком этой фазы является спейсер на сумматора и выходной сигнал . После завершения фазы гашения сумматор возвращается в исходное нерабочее состояние с нулевыми спейсерами на входе и выходе и готов к приему и преобразованию информации в следующем рабочем цикле.

Сумматор работает следующим образом.

Обозначим для удобства выходы первого и второго входных элементов И-НЕ 5 и б соответственно Через z и . У а выход первого элемента И-ИЛИ-НЕ 2 - через С . Положим также, что на выходах элементов И-НЕ 8 и 7 первой пары вспомогательных элементов реализуется логическая функция (х, х). Для указанных переменных справедливы следующие функциональные зависимости:

У ж; 2 аГ, С (awfb).

Состояние первого RS-триггера, образованного первой парой вспомогательных элементов И-НЕ 7 и 8 (х,х)

(0,1), может измениться на одном и только одном наборе значений входных переменных: а b 1. При этом значение переменной у сбрасывается в О, что приводит к установке пере- Ненной X в значение 1, и триггер переключается в состояние (х,х)

(1,0). На всех остальных наборах значений входных переменных (а - b а Ь) состояние триггера (х, х) (0,1) остается неизменным. Другое исходное состояние триггера (х,х) (1,0) может измениться то ль- ко на входной наборе разрядных.значений слагаемых а b О, т.е. при а - b 1. При этом переменная на

5161

выходе элемента И-НЕ 5 принимает значение О, и триггер переключается в состояние (хД) (0,1). Следовательно, на выходах первой пары вспомогательных элементов И-НЕ 8 и 7 формируется значение логической функции

X , X PGVab,

где X - значение сигнала переноса в старший разряд суммы,полученное по разрядным значениям слагаемых с учетом величины сигнала переноса из младшего разряда суммы Р. Таким образом, триггер на первой паре вспомогательных элементов И-НЕ 7 и 8 хранит значение сигнала переноса из младшего разряда суммы при спейсере на входе сумматора, а при подаче некоторого набора разрядных значений слагаемых и переходе сумматора в рабочее состояние осуществляет формирование и хранение нового значения сигнала переноса в старший разряд суммы. При этом конъюнкции ху и kz, формируемые на входах элеметов И-ШЖ-НЕ 3 и 4 ПС значениям выхоных сигналов элементов И-НЕ 7 и 8 и входных элементов И-НЕ 5 и 6, в нерабочем состоянии сумматора соответственно равны: ху Р и XZ р, так как у Z 1, а при переходе сумматора в рабочее состояние принимают значение ху JP6 V аЬ) (аЬ) Рб и XZ (reVab)(ab) PCj.

Второй триггер образован второй парой вспомогательных элементов

И-ИЛЙ-НЕ 9 и 10. В нерабочем состоянии сумматора состояние второго триггера всегда является инверсным относительно состояния первого триггера на первой паре вспомогательных элементов И-НЕ 7 и 8. Его выходные сигналы Р с выхода элемента И-ИЛИ-НЕ 9 и Р с выхода элемента И-ИЛИ-НЕ 10 подаются на входы соответствующих групп входов И элементов И-ИЛИ-НЕ 4 и 3, на вторые входы которых поступает сигнал Cj с выхода элемента И-ИЛИ-НЕ 2, На указанных заходах формируются конъюнкции вида 0 FG и А P{J. В нерабочем состоянии сумматора указанные конъюнкции принимают значения Р, fo Р, так как tf 1.

Таким образом, для выходов элементов И-ИЛИ-НЕ 3 и 4 можно записать

57036

следующие выражения: для нерабочего., состояния сумматора

ху PVP 0,

xzV06 PVP О, и для рабочего состояния сумматора

10

S ху V i PGVPG,

xz Vo6 РбУРСГ.

Рассмотрим работу сумматора при подаче, на его вход различных значе- ни й разрядов слагаемых и при различных начальных состояниях первого и второго триггеров,соответствующих единичному и нулевому значениям хранимого сигнала переноса. При подаче разрядных значений слагаемых таких, что а Ь, начинается сЬаза установки рабочего состояния сумматора. Значения переменных z и у на выходах входных элементов И-НЕ-5 и 6 не изменяет своего единичн ого значения.Изменяется значение CJ выxoднof o сигнала элемента И-11ПИ-НЕ 2, принимая значение 0. Это приводит к изменению сигналов на прямом и инверсном выходах сумматора, поскольку изменяются выходные сигналь элементов И-ИЛИ-НЕ 3 и 4: 2 Р,2 Р, т.е. для хранимого значения сигнала переноса (PiP) - CjO) выходной сигнал сумматора 2 О и2: 1, для (Р,Р) (0,1) 321ачение выходных сигналов S и

О.

В любом случае хранящаяся величина сигнала переноса остается неизменной. Фррмирование выходного сигнала S 7 S завершает фазу установки сумматора в рабочее состояние, которая для различных значений разрядов слаимеет продолжитель0

, гаемых а Ъ

ность 2t, где - время задержки од- ного логического элемента. Сброс входов сумматора в спейсер иницииру: ет начало фазы гашения, во время которой восстанавливается единичное значение переменной J на выходе элемента И-ИЛИ-НЕ 2, что вызывает сброс в спейсер выходных сигналов элементов И-ИЛIi-HE 3 и 4, а следовательно, и выхода сумматора: 2 О и2 0.

Сумматор возвращается в исходное нерабочее состояние. Фаза гашения продолжается время . Полньй рабо-

5

|чий цикл сумматора для а з Ь состав- 1ляет время 2 - 2С.

I Положим, что на вход сумматора по- раны нулевые разрядные значения сла- |гаемых: 1. Фаз,а 1установки начинается с переключения |входного элемента И-НЕ 5 и сброса в О значения переменной г.ри этом значения переменньк у и С на выходах элементов И-НЕ 6 и И-ИЛИ-НЕ 2 остаются равными 1 fees изменения. Как бу- цет влиять Z О на состояние первого триггера однозначно определяется его исходным состоянием (х, х). Если исходным является нулевое состояние (х, х) (0,1), что соответствует хранению нyлeJвoгo значения сиг- |нала переноса (Р, Р) « (0,1), значе- |ние Z О не вызывает изменения сос- |тояния элементов И-НЕ 7 и И-ИЛИ-НЕ 9 первого и второго триггеров на первой и второй парах вспомогательных элементов. Оба триггера остаются в исходных состояниях. Вместе с тем z h О приводит к тому, что все входные |конъюнкции элемента И-ИЛИ-НЕ 4 при- 1нимают нулевые значения, вызывая пе- реключение этого элемента в 1 . На

При поступлении на вход сумматора единичных разрядных начений слагаемых а Ь 1 0 состояния элементов И-НЕ 5 и И-ИЛИ-НЕ 2 не меняются, значения переменных z и О остаются равными 1. Фаза установки начинается с переключения элемента 25 И-НЕ 6 и сброса в О значения переменной у: у О. Если исходное состояние первого триггера соответствует единичному значению хранящегося сигнала переноса (х, х) (1,0), сброс

выходе сумматора устанавливается сиг- зо в О значения переменной не оказыва- 1ал 2 О и2: 1, поскольку выход- ет воздействия на состояние первого Ной сигнал элемента И-ИЛИ-НЕ 3 остается неизменным. Фаза установки длится В фазе гашения происходит пеи второго триггеров. Они остаются в исходном состоянии. Вместе с тем при у О оказываются нулевыми все

|реключение в исходное состояние эле- входные конъюнкции элемента И-ИЛИ-НЕ

МРНТЯ S г nnr )ииАьл 9 11 «. .«.. .. л

мента И-НЕ 5 с восстановлением z « 1 Конъюнкция xz принимает значение 1, Что вызывает сброс в О выходного сигнала элемента И-ИЛИ-НЕ 4. Выход Сумматора переходит в нулевой спейсер. Фаза гашения длится 2. Полный рабочий цикл сумматора 2С -ь 2,

Если первый триггер находится в состоянии (х, х) (1,0) и а b

3, и он переключается в состояние 1. На выходе сумматора устанавливается сигнал S 1 и2 0. Фаза установки длится 2с . Фаза гашения включает дд в себя восстановление исходного состояния элемента И-НЕ 6 и переменной у в значении 1. При у 1 происходит сброс в.О элемента И-ИЛИ-НЕ 3 и.выхода сумматора в нулевой спейсер.

О, переход переменной z в О вызыва- Д5 Фаза гашения продолжается . Полет переключение элемента И-НЕ 7 в 1, ный рабочий цикл сумматора 2 2 + 2f Что приводит к изменению исходного

Если при у О оказывается, что исходное состояние первого триггера ( х) (0,1), т.е. хранится нуле- 5Q °s значение сигнала переноса, эле- . мент И-НЕ 8 переключается в состояние 1 и вызывает переключение первого триггера в состояние (х, х)

. - . ™ (). Состояние второго тригге гера в состояние (х, х) (0,1) при- ра при этом остается неизменным,пос- йодит к обнулению всех конъюнкций на кольку его переключение блокируется

нулевым значением переменной у. Новое состояние первого триггера (х, х) состояния первого триггера, который переходит в состояние (х, 1с) (0,1). Указанное переключение первого триггера не вызывает переключения второго триггера благодаря блокирующему воздействию нулевого значения пере- ; мен1|ой Z. Лереключение первого триг; входе элемента И-ИЛИ-НЕ 3 и на выходе сумматора устанавливается сигнал

,Е: 1 и2 0.

о 0)/ приводит к тому, что все

0

Завершается фаза установки за время Аб. В фазе гашения восстанавливается исходное состояние элемента И-НЕ 5, J переменная z принимает значение I,что вызывает переключение в новое состояние второго триггера: элемент И-ИЛИ- НЕ 9 переключается в О, что вызывает установку в 1 элемента И-ИЛИ-НЕ 10. Второй триггер переходит в состояние (Р,) « (0,1). Новое состояние второго триггера приводит к сбросу в О сигнала на выходе элемента И-ИЛИ-НЕ 3, и на выходе сумматора устанавливается нулевой спейсер. Фаза гашения продолжается 4. Полный рабочий цикл сумматора 4С .

При поступлении на вход сумматора единичных разрядных начений слагаемых а Ь 1 0 состояния элементов И-НЕ 5 и И-ИЛИ-НЕ 2 не меняются, значения переменных z и О остаются равными 1. Фаза установки начинается с переключения элемента 5 И-НЕ 6 и сброса в О значения переменной у: у О. Если исходное состояние первого триггера соответствует единичному значению хранящегося сигнала переноса (х, х) (1,0), сброс

5

0

о в О значения переменной не оказыва- ет воздействия на состояние первого

в О значения переменной не оказыва- ет воздействия на состояние первого

и второго триггеров. Они остаются в исходном состоянии. Вместе с тем при у О оказываются нулевыми все

входные конъюнкции элемента И-ИЛИ-НЕ

входные конъюнкции элемента И-ИЛИ-НЕ

1 «. .«.. .. л

3, и он переключается в состояние 1. На выходе сумматора устанавливается сигнал S 1 и2 0. Фаза установки длится 2с . Фаза гашения включает в себя восстановление исходного состояния элемента И-НЕ 6 и переменной у в значении 1. При у 1 происходит сброс в.О элемента И-ИЛИ-НЕ 3 и.выхода сумматора в нулевой спейсер.

Фаза гашения продолжается . Полный рабочий цикл сумматора 2 2 + 2f

нулевым значением переменной у. Н состояние первого триггера (х, х)

о 0)/ приводит к тому, что все

входные конъюнкции элемента И-ИЛИ-НЕ 4 принимают значение О и его вькод переключается в 1. На выходе сумматора устанавливается сигнал О н - 1 . Фаза установки составляет время 41. Фаза гашения начинается с восстановления исходного состояния элемента И-НЕ 6, при котором у I. Это вызывает переключение состояния второго триггера: элемент И-ИЛИ-НЕ 10 переключается в О, что приводит к установке в 1 элемента И-1ШИ-НЕ 9 и переключению второго триггера в состояние (Р, Р) (1,0). Переключение второго триггера вызывает новку в 1 входной конъюнкции (J элемента И-ИЛИ-НЕ 4, и происходит переключение в О его выходного сигнала. Выходной сигнал сумматора сбрасывается в спейсер. Фаза гашения длится Полный рабочий цикл сумматора

4 2r 4С+ 4

Формула изобретения

Последовательньй одноразрядный двоичный сумматор, содержащий инверсные и прямые входы парафазных кодов разрядных значений слагаемых, первый и второй элементы И-ИЛИ-НЕ, причем входы первого элемента И-ИЛИ-НЕ соединены с входами сумматора таким образом, что одна группа входов пер- .вого элемента И-ИЖ-НЕ соединена с первым прямым и вторым инверсным входами слагаемых, вторая группа входов первого элемента И-ИЛИ-НЕ соединена с первым инверсным и вторым прямым входами слагаемых, выход пер- вого элемента И-ИЛИ-НЕ - с первым входом первой группы входов второго элемента И-ИЛИ-НЕ, выход которого соединен с прямым выходом сумматора, отличающийся тем,что, с целью расширения области применения

5

0

5

о Q

5

за счет обеспечения само синхронно го--., режима работы, сумматор содержит третий элемент И-1ШИ-НЕ, два элемента Н-НЕ, первый триггер, содержащий два элемента И-НЕ, второй триггер, содержащий два элемента И-ИЛ1 -НЕ, причем выход первого и второго элементов И-НЕ первого триггера соединен с первым входом соответственно второго и первого элементов И-НЕ первого триггера, выход первого и второго элементов И-ИЛИ-НЕ второго триг, гера соединен с входом первой группы входов соответственно второго и первого элементов И-ИЛИ-НЕ второго триггера, первый и второй входы первого и второго элементов И-НЕ соединены соответст венно с инверсными и прямыми входами слагаемых сумматора, выходы первого и второго элементов И-НЕ соединены с вторым входом соответственно первого и второго элемен.тов И-НЕ первого триггера, с,первым входом второй группы входов соответственно первого и второго элементов И-ИЛИ-НЕ второго триггера и с первым входом второй группы входов соответственно третьего и второго элементов И-ИЛИ-НЕ, выход первого и второго г элементов первого триггера соединен с вторым входом второй группы входов соответственно первого и второго элементов И-1-ШИ-НЕ второго триггера и с вторым входом второй группы входов соответственно третьего и второго элементов И-ИЛИ-НЕ, выход первого и второго элементов И- 1 1И-НЕ второго триггера соединен с вторым входом первой группы входов соответственно третьего и второго элементов И-ИЛИ- НЕ, выход первого элемента И-ИЛИ-НЕ соединен с первым входом первой группы входов третьего Элемента И-ИЛИ-НЕ,. выход которого соединен с инверсным выходом сумъ5атора.

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и других устройствах обработки дискретной информации, например, в устройствах дискретной автоматики и предварительной обработки измерительной информации. Цель изобретения - расширение области применения за счет обеспечения самосинхронного режима работы. Сумматор содержит входы 1 парафазных кодов разрядных значений слагаемых, три элемента И-ИЛИ-НЕ 2,3,4, два входных элемента И-НЕ 5 и 6, две пары вспомогательных элементов И-НЕ 7,8 и И-ИЛИ-НЕ 9 и 10, и выходы парафазного кода разряда суммы 11 и 12. 1 ил.