Оперативное запоминающее устройство Советский патент 1990 года по МПК G11C11/00 

Изобретение относится к вычислительной технике и может быть применено при построении оперативных запоминающих устройств данных большой емкости, не запоминающих места в адресном пространстве используемой ЭВМ.

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена схема оперативного запоминающего устройства.

Устройство содержит элемент ИЛИ 1, дешифратор 2, регистр 3 состояния, коммутатор 4, реверсивные счетчики 5 и 6, блок 7 памяти. На чертеже также показан процессор 8 с шинами данных 9, адреса 10 и управления 11 и обозначены сигналы: Выдача 12, Выборка 13, Чтение/запись 14, Прием 15, Внешнее управление адресом 16, Системный инкремент/декремент - 17, Запись в счетчик 18 и 19.

Устройство работает следующим образом.

Чтобы занести в память массив данных, процессор 8 заносит по шине данных в счетчик 6 (страниц памяти) номер страницы, на которой будет находиться начало массива, а в счетчик 5 - номер слова на данной странице, начиная с которого будут размещены данные. После зтого в регистр 3 состояния засылается код, одному из разрядов которого (для определенности-старшему) присваивается значение логической единицы, чем устанавливается режим сложения для счетчиков 5 и 6, а остальные разряды регистра 3 определяют режим коммутации на счетные входы счетчиков 5 и 6 сигнала 12 Выдача с дешифратора 2. Поступление информации по шине 9 данных в блок 7 памяти строби- руется сигналом 12 Выдача, который че-. рез элемент ИЛИ 1 производит выборку памяти по входу 13. На входе 14 при этом

о

тчЛ

сл

00

о

(л)

присутствует сигнал Запись. Информация заносится в память и восходящим фронтом сигнала с выхода коммутатора 4 происходит инкрементация содержимого адресного регистра памяти, образованного счетчиками 5 и 6, так что следующая запись данных будет произведена в ячейку с адресом.увеличенным на единицу.

Таким образом, выдача информации процессором по одному и тому же адресу, определяемому дешифратором 2, приводит к размещению массива данных в определенной области блока 7 памяти. Считывание информации производится аналогично с той лишь разницей, что код младших разря- дов на выходе регистра 3 состояния устанавливается таким, что на выходе коммутатора появляется сигнал 15 Прием, а на выходе 14 блока 7 памяти присутствует сигнал Чтение. Выборка памяти произво- дитсй в этом случае сигналом 15 Прием, поступающим на вход 13 блока 7 памяти через элемент ИЛ И 1. Переключение адреса памяти можно также производить другими сигналами 16 (в том числе и системным сиг- налом 17, выделяемым дешифратором 2 (адреса микропроцессорной системны), устанавливая соответствующие коды в регистре 3 состояния. Занесение и считывание информации возможно также в режиме де- крементации адресного регистра, образованного счетчиамй 5 и б. 8 этом случае в начале процедуры в счетчики 5 и б заносятся координаты не начала, а конца массива данных, а в старший разряд кода регистра 3 состояния - логический нуль.

Организация магазинной памяти (первый вошел - последний вышел) возможна, если массив данных записывается в режиме инкрементации адреса памяти, а считывает- ся, начиная с последнего слова, в режиме декрементации адреса (или наоборот, записан с декрементом, а считывается с инкрементом).

Копирование информации или чтение, обработка и перенос данных со страницы на страницу производится при установлении режима Запись с инкрементом в регистре 3 состояния, следом счетчик 5 обнуляется, а в счетчике 6 устанавливается номер страии- цы-источника. После этого выполняется процедура чтения (и, возможно, об эаботки), в счетчик б заносится номер страницы-приемника и выполняется процедура записи.

сразу по окончании которой автоматически происходит инкрементация адреса памяти Затем в счетчик 6 снова заносится номер страницы-источника и процедура повторяется до окончания страницы (или массива данных),

Формула изобретения Оперативное запоминающее устройство, содержащее блок памяти,информацион- ные входы выходы которого являются информационными входами-выходэми устройства и соединены с информационными входами регистра состояния, синхровход которого подключен к первому выходу дешифратора, управляющий вход которого является первым управляющим входом устройства, информационные входы дешифратора являются адресными входами устройства, второй и третий выходы дешифратора соединены с входами элемента ИЛИ, выход которого подключен к входу выборки блока памяти, вход записи-считывания которого является вторым управляющим входом устройства, отличающееся тем, что, с целью повышения быстродействия, в устройство введены коммутатор, первый и второй реверсивные счетчики, причем информационные входы реверствных счетчиков подключены к информационным входам выходам устройства, выходы первого и второго реверсивных счетчиков соединен ы с адресными входами соответственно слов и страниц блока памяти, управляющие входы коммутатора подключены к выходам регистра состояния, выход которого соединен входами направления счета реверсивных счетчиков, синхровходы которых подключены к выходу коммутатора, первый, второй и третий информационные входы которого соединены соответственно со вторым, третьим и четвертым выходами дешифратора, пятый и шестой выходы которого подключены к входам записи соответственно первого и второго реверсивных счетчиков, входы сброса которых соединены с седьмым выходом дешифратора, выход переноса первого реверсивного счетчика подключен к входу переноса второго реверсивного счетчика, информационные входы группы коммутатора являются входами внешнего управления адресом устройства.

Изобретение относится к вычислительной технике и может быть применено при построении оперативных запоминающих устройств данных большой емкости, не занимающих места в адресном пространстве используемой ЭВМ. Целью изобретения является повышение быстродействия устройства. Устройство содержит элемент ИЛИ, дешифратор, регистр состояния, коммутатор, первый и второй реверсивные считчики, блок памяти. Повышение быстродействия устройства в режиме считывания и постраничного копирования достигается введением коммутатора и двух реверсивных последовательно соединенных счетчиков, обеспечивающих автоматическое инкрементирование/декрементирование и программную установку адреса выборки из блока памяти. 1 ил.