Устройство для сопряжения электронной вычислительной машины с каналами связи Советский патент 1991 года по МПК G06F13/00 

Изобретение относится к структурным схемам устройств для сопряжения электронных вычислительных машин с каналами связи и может быть использовано в автоматизированных системах научного исследования сварочного процесса, например, для изучения микроскопических и быстропроте- кающих явлений в процессе сварки.

Цель изобретения - расширение функциональных возможностей путем регистрации информации о выключении каналов связи.

На чертеже представлена функциональная схема устройства.

Схема содержит первый коммутатор 1 информации, дешифратор 2 адреса, счетчик 3 адресов, генератор 4 тактовых импульсов, распределитель 5 импульсов, триггер 6, элемент И 7, коммутатор 8 адреса, память 9 адресов, элемент ИЛИ 10. схему 11 сравнения, счетчик 12 записанных адресов, счетчик 13 считанных адресов, элементы И 14 группы, второй коммутатор 15 информации, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16 группы, триггеры 17 группы.

Устройство работает следующим образом.

После подачи питания ЭВМ выдает команду, приводящую все периферийные устройства в исходное состояние. При этом счетчик 12 числа записанных адресов, счетчик 13 числа считанных адресов, триггер 6 и триггеры 17 устанавливаются в исходное состояние. Триггер 6 подготавливает коммутатор 8 адреса к пропусканию сигналов счетчика 13 числа считанных адресов и память 9 адресов к операции Чтение. Импульсы с генератора 4 тактовых импульсов поступают на тактовый вход счетчика 3 адресов, на выходе которого формируются коды номеров каналов связи.

Ј

О

го

о ел

При работе с устройством Г( В М устанавливает сигнал на входе .игча работы устройства. При этом устройство прииодится в рабочее состояние - режим ожидания внешней информации. Импульсами генератора Л тактовых импульсов через счетчик 3 адресов и дешифратор 2 адреса опрашивается коммутатор 15 информации. Пои отсутствии информации на информационных входах устройства, на выходе коммутатора 15 информации будет отсутствовать сигнал, который должен поступать на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 16 группы. Так как триг-оры 17 установлены в исходное состояние и под ч ют на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 группы уровни лог. О, то на выходе этих элементов, z соответственно и на выходе коммутатора 1 сигнал отсутствует.

При появлении сигнала на каком-либо входе коммутатора 15 информации в момент поступления на его адресный входсиг- .алз опроса этого канала на выходе также сформируется сигнал высокого уровня. Этот сигнал поступает на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 группы. Так кг к на первых входах этих элементов сигналы отсутствуют, триггеры 17 установлены я исходное, то н их выходах установятся сигнал высокого уровня. Сигнал опроса этого кзнс ла связи поступает также на адресные «ходы коммутатора 1 и пропускает сигнал с с ттветствующего информационного входа L «зыход Этот сигнал проходит через зле- ieni 11 7. блокирует счетчик 3 адресоа и устанавливает триггер 6 в единичное состояние. При этом триггер С переключает коммутатор 8 адреса на пропускание сигналов со счетчик 12 числа записанных адресов, подготавливает память 9 адресов по входу задания режима к операции Запись и разрешает по входу блокировки счет тактовых импульсов распределителем 5.

По сигналу с первого выхода распредели шля 5 через элемент ИЛИ 10 происходит запись с выходов счетчика 3 в память 9 адресов кода номера канала опрашиваемого коммутатором 15 информации. В память 9 адресов записывается также лог. 1 .. выхода коммутатора 15 информации. Эта информация записывается п ячейки памяти 3 адресов по адресу, который поступает через коммутатор 8 адреса с выходов счетчика 12 числа записанных адресов. Таким образом, з память 9 адресов занесен код номера канала, на котором появился сигнал и в одном разряде признак включения канала - лог. 1, Сигнал с второго выхода распределителя 5 увеличивает код счетчика 12 числа записанных адресов на единицу, подготавливая к записи ячейки памяти 9 адресов со следующим адресом. Сигнал с третьего выхода распределителя 5 поступает на входы элементов И 14 и через один из них, выбранный дешифратором 2, устанавливает в единичное состояние один из триггеров 17. Тем самым в этом триггере 17 запоминается информация о том, что появление сигнала на данном канале записано в память 9 адре0 сов. Сигнал с выхода триггера 17 поступает на соответствующий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16. Это приводит к снятию сигнала с выхода этого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и соответствую5 щего информационного входа коммутатора 1, опрашиваемого дешифратором 2. Последовательно сигнал снимается с входа элемента И 7, единичного входа триггера 6 и входа блокировки счетчика 3 адресов. Затем

0 сигнал с нулевого выхода распределителя 5 устанавливает триггер 6 в исходное состояние.

Устройство переходит в режим ожидания очередной информации. При этом через

5 цикл счетчика 3 адресов опять будет опрашиваться уже считанный канал, но совпадение двух сигналов высокого уровня на соответствующем элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 16 будет запрещать повторное

0 считывание этого канала.

Если сигнал с этого канала будет снят, то в момент опроса этого канала на выходе коммутатора 15 информации появится сигнал низкого урозня. Соответственно на аыГ ходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 появится сигнал высокого уровня. Согласно вышеописанному это приведет к очередной блокировке счетчика 3 адресов и соответственно к записи в память 9 адресов кода

0 номера канала, на котором выключен сигнал, а в первый разряд будет записан при- знак выключения канала - лог. О. Возвращение устройства в исходное состояние будет происходить аналогично, причем

5 триггер 17, установленный в единичное состояние, будет сброшен в исходное.

Согласно вышеописанному при каждой операции Запись в память 9 адресов состояние счетчика 12 числа записанных адре0 сов увеличивается на единицу, а состояние счетчика 13 числа считанных адресов остается исходным. В результате неравенства кодов на входах схемы 11 сравнений на ее выходе формируется сигнал высокого уроа5 ня, который поступает на выход готовки устройства и информирует ЭВМ о наличии записанной информации. Если ЭВМ занята обработкой более приоритетной программы, то информация с каналов связи будет продолжаться заноситься в память 9 адресов. При этом показания счетчика 12 числа записанных адресов и счетчика 13 числа считанных адресов будет все более рассогласованными.

Для считывания-информации из памяти 9 адресов ЭВМ снимает разрешение с входа режима работы устройства и подает сигнал на вход операции чтения устройства Для исключения потери информации, если снятие сигнала на входе режима работы устройства происходит в момент выдачи распределителем 5 импульсов записи информации, ЭВМ делает задержку сигнала по входу операции чтения устройстэа и после сброса триггера 6 через элемент ИЛИ 10 читает ячейку 9 памяти с адресом, хранящимся в счетчике 13, число считанных адресов. Задним фронтом сигнала на входе операции чтения устройства счетчик 13 числа считанных адресов устанавливается в следующее состояние. Тем самым счетчик 13 числа считанных адресов догоняет счетчик 12 числа записанных адресов и считывание информации происходит до получения сигнала низкого уровня на выходе схемы 11 сравнения.

После окончания считывания ЭВМ восстанавливает сигнал на входе режима работы устройства и устройство переходит в режим ожидания информации.

Формула изобретения Устройство дг.я сопряжения электронной сычислительной машины с каналами связи, содержащее генератор тактовых импульсов, дешифратор адреса, счетчик адресов, первый коммутатор информации, группа адресных входов которого через дешифратор адреса подключена к группе выходов счетчика адресов, тактовый вход которого соединен с выходом генератора тактовых импульсов и тактовым входом распределителя импульсов, первый выход которого подключен к входу сброса триггера, установочный вход которого подключен к входу блокировки счетчика адресов и выходу элемента И, первый и второй входы которого соединены соответственно с выходом первого коммутатора информции и с входом режима работы устройства элемент ИЛИ, группу элементов И, счетчик числа записанных адресов, счетчик числа считанных адресов, схему сравнения, коммутатор адреса, управляющий вход которого подключен к выходу триггера, входу блокировки распределителя импульсов и входу задамия рс-жи- 5 ма памяти адресов, группа выходов которой является группой информационных канальных выходов устройства, вход синхронизации памяти адресов соединен с выходом элемента ИЛИ, а адресный вход-с выходом 10 коммутатора адреса, первый информационный вход которого подключен к первому входу схемы сравнения и выходу счетчика числа записанных адресов, а второй информационный вход - к выходу счетчика числа 5 считанных адресов и второму входу схемы сравнения, выход которой является выходом готовности устройства, второй, третий и четвертый выходы распределителя импульсов соединены соответственно с пер0 вым входом элемента ИЛИ. тактовым входом счетчика числа записэннчх адресов и первыми входами элементов И группы, вторые входы которых подключены к группе выходов дешифратора адреса, второй вход

5 элемента ИЛИ и тактовый вход счетчика числа считанных адресов подключены к входу синхронизации операции чтения устройства, отличающееся тем, что, с целью расширения функциональных возможно0 стей устройства путем регистрации информации о выключении каналов связи, в него введены второй коммутатор информации, группа триггеров и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем группа выходов

5 дешифратора адресов подключена к группе адресных входов второго коммутатора информации, группа информационных входов которого является группой информационных входов устройства, а выход соединен с

0 информационным входом памяти адресов и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходами подключенных к группе адресных входов первого коммутатора информации, а вторыми входами - к

5 прямым выходам триггеров группы, синх- ровходы которых соединены с выходами соответствующих элементов И группы, информационный вход каждого триггера группы соединен со своим инверсным выхо0 дом, группа информационных входов памяти адресов соединена с группой выходов счетчика адресов.

Устройство для сопряжения электронной вычислительной машины с каналами связи относится к вычислительной технике и автоматике. Цель изобретения - расширение функциональных возможностей устройства путем регистрации информации о выключении каналов связи. Цель достигается тем, что в устройство, состоящее из памяти адресов, коммутатора адреса, схемы сравнения, счетчика числа записанных адресов, счетчика числа считанных адресов, триггера, элемента И, распределителя, элемента ИЛИ, генератора тактовых импульсов, счетчика адресов, дешифратора адреса, первого коммутатора информации и группы элементов И, введены второй коммутатор информации, группа триггеров и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.