Устройство для цифровой фильтрации Советский патент 1991 года по МПК G06F15/353 

Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования для выделения в реальном масштабе времени трендов нестационарных случайных процессов, содержащих серии последовательных резко отличающихся по амплитуде сигнала выбросов.

Целью изобретения является повышение точности выделения трендов нестационарных процессов, что обеспечивает повышение точности диагностирования за счет управляемой корректировки входных данных при рекурсивной цифровой фильтрации.

На фиг. 1 приведена функциональная схема устройства для цифровой фильтрации; на фиг. 2 - пример реализации блока памяти; на фиг. 3 - пример реализации блока программного управления.

Устройство для цифровой фильтрации (фиг. 1) содержит блок 1 входной памяти, информационный вход 2 устройства, блок 3 памяти обратной связи, блок 4 программного управления, мультиплексор 5, обрабатывающий блок 6, блок 7 памяти корректированных данных, блок 8 памяти остатков, блок 9 сравнения, выходной регистр 10 и выход 11 устройства.

О

ю о го ел

4

Блок 7 памяти корректированных данных (фиг. 2) содержит дешифратор 12, регистры 13-16(блоки 1,3 и8 памяти выполнены аналогично). Блок 4 программного управления (фиг. 3) содержит формирователи 17 на- чального адреса, счетчики 18 адреса, узлы 19 постоянной памяти и регистры 20 микрокоманд, объединенные в формирователь 21 микрокоманд, формирователь 22 импульсов сдвига, элементы 23, генератор 24 импуль- сов и D-триггер 25.

Устройство в соответствии с записанной в узлах 19 блока микропрограммой работает следующим образом.

Предыдущие значения входного сигна- ла х(п), выходного сигнала у(п), корректированных данных хк(п) и остатков А (п) хранятся в регистрах 16 соответственно блока 1 входной памяти, блока 3 памяти обратной связи, блока 7 памяти корректиро- ванных данных и блока 8 памяти остатков. Остальные значения x(n-l), y(n-l), xK(n-l), Д(п-1), I - 1, М хранятся в регистрах 13-15 соответствующих блоков памяти. Коэффициенты a(l),l О, М нерекурсивной в b(i), I - 1, М рекурсивной частей цифрового фильтра, набор микрокоманд для управления блоками устройства записаны в узлах 19 формирователя 21 микрокоманд блока 4 программного управления. Генератор 24 импульсов формирует синхроимпульсы СИ, определяющие частоту следования микрокоманд микропрограммы. Формирователь 22 импульсов сдвига формирует импульсы сдвига СДВ, каждый из которых определяет начало очередного цикла обработки входного сигнала устройства. После окончания предыдущего цикла вычислений на прямом выходе D-триггера 25 имеется сигнал низкого уровня, который, поступая на входы раз- решения счетчиков 18 адреса всех секций формирователя 21,обеспечивает занесение в эти счетчики начального адреса микрокоманд. При подаче импульса сдвига СДВ, означающего начало очередного цикла вы- числений, на информационный вход D-триггера 25 на выходе триггера устанавливается сигнал высокого уровня, обеспечивающий запуск счетчиков адреса и, соответственно, запуск микропрограммы в целом. При этом во всех регистрах блока 1 входной памяти, блока 3 памяти обратной связи, блока 7 памяти корректированных данных и блока 8 памяти остатков происходит сдвиг записан- ной в них информации на один регистр вниз. Сдвиг осуществляется путем одновременной подачи разрешающих импульсов на тактовый вход регистра 16 и соединенные между собой тактовые входы регистров 1315соответствующих блоков памяти, Следующий управляющий импульс, поступая на тактовый вход регистра 16 блока 1 входной памяти, вызывает запись текущего значения х(п) через вход 2 устройства в данный регистр. В соответствии с микрокомандами, поступающими на вход, являющийся управляющим, блока 1 входной памяти, дешифратор 12 выдает сигнал высокого уровня на вход разрешения считывания регистра 15, что вызывает появление х(п) на выходе блока 1 входной памяти. Далее х(п) коммутируется через мультиплексор 5 на вход данных регистра 16 блока 7 памяти корректированных данных, где по приходу сигнала высокого уровня на тактовый вход записывается в данный регистр. Дешифраторы 12 начинают поочередно подавать сигналы высокого уровня на входы разрешения считывания регистров 16,15 и 14 блока 1 входной памяти и блока 3 памяти обратной связи, что вызывает поочередную выдачу на выходы указанных блоков сигналов x(n-i), I О, М и y(n-l), I 1, М с одновременной коммутацией их через мультиплексор 5 на вход, являющийся счетным, обрабатывающего блока 6, где осуществляется вычисление текущего значения у(п) выходного сигнала по рекурсивной форме:

ММ

y()2-()(n-l)+2 ()(„-). i 01 1

Полученное значение у(п) записывается в регистр 16 блока 3 памяти обратной связи. Начинается считывание сигналов x(n-l), I О, М и у(пН), I О, М соответственно из блока 1 входной памяти и блока 3 памяти обратной связи, коммутация их через мультиплексор 5 на счетные входы обрабатывающего блока 6, где происходит вычисление текущего значения остатка Д(п) по формуле

Л(п) у(п)-х(п).

Полученное значение А(п) выхода обрабатывающего блока 6 записывается в регистр

16блока 8 памяти остатков.. Происходит коммутация значений A(n-l), i О, М из регистров блока 8 памяти остатков через мультиплексор 5 на счетные входы обрабатывающего блока 6, где для контроля наличия выбросов во входном сигнале происходит вычисление текущего значения А„ по формуле

s-i2

i 0

А(п - i ) I . Полученное значение Ар с выхода обрабатывающего блока 6 поступает на вход блока 9 сравнения, на управляющий вход которого поступают из узла 19 блока 4 программного управления

сигнал уставки Дпзад и команда на выполнение операции сравнения. При выполне L51

нии условия Др Дпзад. что говорит о наличии выброса во входных данных, на вы- ходе блока 9 сравнения формируется сигнал высокого уровня, поступающий на вход элемента И 23, являющийся входом блока 4 программного управления. На второй вход элемента И продолжает поступать сигнал высокого уровня первого триггера регистра 20 микрокоманд первой секции формирователя 21 микрокоманд. Сигнал высокого уровня с выхода элемента И поступает на информационный вход D-триггера 25, обес- почивая дальнейшее выполнение микропрограмм. При этом происходят считывание значения у(п) из блока 3 памяти обратной связи, коммутация его через мультиплексор 5 на вход данных блока 7 памяти корректи- рованных данных и запись в регистр 16 этого блока. Осуществляется поочередная коммутация корректированных данных хк (n-l), i О, М и выходных значений y(n-l), i О, М соответственно из блока 7 памяти корректировки данных и блока 3 памяти обратной связи через мультиплексор 5 на счетные входы обрабатывающего олока 6, где происходит вычисление корректированного значения у(п) по корректированным входным данным по формуле

м

М

y(n)«2.(.)x (n-.)+2b(l)y(n-|).

Полученное значение у(п) с выхода обрабатывающего блока 6 записывается в регистр 16 блока 3 памяти обратной связи. Одновременно управляющий сигнал с выхода блока 4 программного управления приходит на уп- равляющий вход регистра 10, вызывая коммутацию сигнала у(п) с выхода обрабатывающего блока 6 на выход 11 устройства. Последняя микрокоманда микропрограммы, имея в первом разряде, соответствую- щем выходу первого триггера регистра микрокоманд 20 первой секции формирователя микрокоманд 21, сигнал низкого уровня, поступающий на вход элемента И 23 блока 4 программного управления, форми- рует на входе сброса и прямом выходе D-триггера 25 сигнал низкого уровня, что вызывает остановку счетчика 18 адреса всех секций формирователя 21 микрокоманд блока 4 программного управления, занесе- ние в счетчики 18 адреса начального адреса микрокоманд для следующего цикла вычислений и окончание выполнения микропрограммы.

уу

При ВЫПОЛНеЧИИ УСЛОВИЯ Др Лпэад ,

«то говорит об отсутствии выбросов во входных данных сигчап у(п) коммутируется из регистра 16 блока 3 памяти обратной связи через мультиплексор 5, обрабатывающий блок 6 и регистр 10 на выход 11 устройства. Сигналом для прекращения выполнения микрокоманд без осуществления корректировки входных данных является появление сигнала низкого уровня на выходе блока 9 сравнения, поступающего на вход элемента И 23, являющийся входом блока 4 программного управления, вызывающего сброс D-триггера 25, что приводит к остановке выполнения микропрограммы, записи в счетчики 18 начального адреса микрокоманд. При этом до прихода следующего сигнапа сдвига СДВ на выходе 11 устройства будет значение у(п).

Число регистров в блоках памяти, число секций Формирователя 21 микрокоманд блока 4 программного управления, а значит и разрядность микрокоманд зависят от порядка М-цифрового фильтра.

Формула изобретения Устройство для цифровой фильтрации, содержащее блок входной памяти, блок памяти обратной связи, блок программного управления, мутьтиплексор, обрабатываю щий блок, выход которого соединен с информационным входом блока памяти обратной связи, управляющий вход которого соединен с управляющим входом блока входной памяти и с первым выходом блока программного управления, второй выход которого соединен с управляющим входом мультиплексора, первый и второй информационные входы которого соединены соответственно с выходами блоков памяти обратной связи и входной памяти, информационный вход которого соединен с информационным входом устройства, выход мультиплексора соединен с информационным входом обрабатывающего блока, управляющий вход которого соединен с третьим выходом блокг программного управления, отличающееся тем, что, с целью повышения точности выделения трендов нестационарных процессов, в него введены блок памяти корректированных данных, блок памяти остатков, блок сравнения, выходной регистр, причем выход мультиплексора соединен с информационным входом блока памяти корректированных данных, управляющий вход которого соединен с управляющим входом блока памяти остатков и с четвертым выходом блока программного управления, пятый и шестой выходы которого соединены соответственно с

первым входом блока сравнения и с управ-сравнения, второй вход которого соединен

ляющим входом выходного регистра, выходс информационным входом выходного регикоторого является выходом устройства,стра, с выходом обрабатывающего блока и с

вход логического условия блока программ-информационным входом блока памяти осного управления соединен с выходом блока5 татков.

Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования. Цель изобретения - повышение точности выделения трендов нестационарных по математическому ожиданию случайных процессов, содержащих серии резко отличающихся по амплитуде сигнала выбросов. Устройство для цифровой фильтрации содержит блок входной памяти, блок памяти обратной связи, блок памяти корректированных данных, блок памяти остатков мультиплексора, блок программного управления и выходной регистр, Новым в устройстве для цифровой фильтрации является то, что указанные блоки и их связи обеспечивают контроль входных данных на наличие в них выбросов сигнала, корректировку входных данных в случае присутствия в них выбросов сигнала и рекурсивную цифровую фильтрацию корректированных данных, что обеспечивает повышение точности выделения трендов нестационарных по математическому ожиданию случайных процессов, содержащих серии резко отличающихся по амплитуде сигнала выбросов. 3 ил.

L.

Фиг. 2