Микропрограммное устройство для управления каналами ЭВМ Советский патент 1984 года по МПК G06F9/22 G06F11/26 

тому и пятому выходам узла фиксации запросов, шестой и седьмой входы формирователя адреса теста подключены соответственно к выходу корректора одиночной сипибки и выходу узла синхронизации, первый и второй выходы формирователя адреса теста подключены соответственно к третьим входам мультиплексора условия и блока форгиирования фиксированного адреса, третий выход формирователя адресата подключен к четвертому входу узла запросов и третьему и четвертому входам элемента 2Й-ИЛИ.

2. Устройство по п. 1, о т л ичающееся тем что формирователь адреса теста содержит тригге два элемента ИЛИ и три элемента И, выходы которых являются соответственно первым, вторым и третьим выходами формирователя, первый вход

первого элемента И является первым входом формирователя, и второй вход соединен с первым выходом триггера, первый вход которого является седьмым входом формирователя, а второй вхрд соединен с выходом первого элемента ИЛИ, вхрды которого являются соответственно вторым и третьим входами фо 1нрователя, четвертый и пятый входы которого соединены с первыми, вторыми входами второго элемента ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входом формирователя, соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходом триггера.

Изобретение относится к вычислительной технике и может быть исполь зовано при организации процессоров каналов в Э1й4 общего и специального назначения.

Известно микропрограммное устройство ЕС ЭВМ ряда 1, содержащее регистр микрокоманд, постоянную память регистр адреса постоянной памяти и блок формирования адреса микрокоманды, соединенные между собой,входами и выходами устройства с помощью адресных, управляющих и информационных шин СИ.

Недостатком данного устройства является сравнительно низкая Надежность, так как в нем отсутствуют средства дая обнаружения кратных и коррекции однократных ошибок в информационных трактах.

Наиболее близким техническим решением к предлагаемому изобретению является устройство, содержащее регистр микрокоманд, управляющую.память, генератор синдромов, блок деЦифрации, корректор одиночной ошибки , блок формирования естественного адреса, блок формирования фиксиро- , ванного адреса, узел синхронизации, узел запросов, регистр адреса, регистр возврата, элемент 2И-ИЛИ и мультиплексор условия, выход крторо о подключен к первому входу блока формирования естественного .эдреса, первый и второй выходы которого прдключены к первым входам регистра чдреса и регистра возврата, в.ыхода

2

кото№1х подключены к первым и вторым входам элемента 2И-ИЛИ, выход кото1Х5ГО подключен к входу управляющей памяти, выход которой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам генератора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора, первый, второй и третий выходы которого подключены к одноименным входам блока дешифрации, причем первый - через шины синдpcwoB, выход блока дешифрации подключен к второму входу корректора одиночной сяаибки, выход которого через выводные информационные шины устройства подкдачен к первому входу узла синхронизации, к вторым входам мультиплексора условия и блока формирования естественного адреса, тре-. тий вход которого через шину фиксированного кода подключен к второму входу блока формирования фиксированного адреса и третьему выходу узла запросов, первые и вторые входы и выходы которого подключены соответственно к шинам запросов первого и второго каналов и шинам признаков этих каналов, а шины условия канаов подключены к первым входам мультиплексора условия и блока формирования фиксированного адреса, выход которого подключён к второму входу егистра адреса, выход узла синхронизации через управляющие шины подключены к второму входу регистра микррксманд и третьим входам генератора синдромов и узла запросов, а второй вход узла синхронизации подключен к шинам синхронизации L21, Недостатками известного устройства являются сравнительно большое время коррекции однократных схиибок, избыточность аппаратуры, затрачиваемой ца дубль аппаратуры проверки цепей обнаружения и коррекции ошибо Кроме того, выход из строя любого информационного разряда регистра микрокоманды вызывает отказ в работ устройства в целом. Целью изобретения является увеличение быстродействия и упрощение устройства (увеличение быстродействия достигается за счет уменьшения времени коррекции одиночных ошибок, упрощение устройства дости-гается тем, что в предлагаемом устройстве производится периодический тестовый контроль аппаратуры, обнаружения ошибок, что позволило убрать аппаратуру проверки цепей обна ружения и коррекции ошибок в микропрограммном устройстве. Поставленная цель достигается тем, что в микропрограммное устройство для управления каналами ЭВМ, содержащее регистр микрокоманд, память микропрограмм, генератор синдромов, блок дешифрации, корректор одиночной ошибки, блок формирования естественного адреса, блок формирования фиксированного адреса, узел синхронизации, узел фиксации запросов, регистр адреса, регистр возвра та, элемент 2И-ИЛИ и мультиплексор условия, выход которого подключен к первому входу блока формирования естественного адреса, первый и второй выходы которого подключены соответственно к первым входам регист ра адреса и регистра возврата, выходы которых подключены соответственно к первому и второму входам элемента 2И-ИЛИ, выход которого под ключен к входу памяти микропрограмм выход кот.орой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам гене ратора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора синдромов, первый,, второй и третий выходы которого подклю чены соответственно к первому, второму и третьему входам блока дешифрации, выход которого подключен к второму входу корректора одиночной ошибки, выход которого является выходной информационной шиной устрййства и подключен к первому входу -блокировки узла, синхронизации и пер вому входу мультиплексора условия и торому входу блока формирования естественного адреса, третий вход которого и первый вход блока формирования фиксированного адреса подключены к первому выходу узла фиксации запросов, первый и второй входы, -второй и третий выходы которого подключены соответственно к выходным шинам запросов первого и второго каналов и входным шинам признаков этих каналов, выходные шины условия первого и второго каналов подключены к вторым входам мультиплексора условия и блока формирования фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход узла синхронизации подключен к второму входу регистра микроманд и третьим входам генератора синдромов и узла фиксации запросов, вход синхроимпульсов узла синхронизации подключен к выходным шинам синхронизации первого и второго каналов, введены формирователь адреса теста и элемент ИЛИ-НЕ, выход которого подключен к второму входу блокировки узла синхронизации, а первый и второй входы элемента ИЛИ-НЕ подключены соответственно к четвертому и пятому выходам генератора синдромов, ПЯТЫЙ выход которого подключен также к первс 1у входу формирователя адреса теста, второй и третий входы которого подключены к выходным шинам признаков первого и второго каналов., а четвертый и пятый входы к четвертому и Jlятoмy выходам узла фиксации запросов, шестой и седьмой входы подключены соответственно к выходу корректора одиночной ошибки и выходу узла синхронизации, первый и второй выходы формирователя гсдреса теста подключены соответственно к третьим входам мультиплексора условия и блока формирования фиксированного адреса, третий выход формирования фиксатора подклк чен к четвертому входу узла запросов, и третьему и четвертому входам элемента 2И-ИЛИ. I Кроме того-, формирователь адреса теста содержит триггер, два элемента ИЛИ и три элемента И,.выходы которых являются соответственно первым, вторым и третьим выходами формирователя, первый вход первого элемента И является первым входом формирователя, а второй вход соединен с первым выходом триггера, первый вход которого является седьмым входом формирователя, а второй вход соединен с выходом первого элемента ИЛИ, входы которого являются соответственно вторым и -третьим входами формирователя, четвертый и лятый входы которого соединены с первыми и вторыми входами второго элемента

ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входсот формирователя, соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходе триггера..

На фиго 1 изображена структура микропрограь№1ного устройства; на фиг. 2 - временная диаграмма его работы.

Микропрограммное устройство предназначено для управления всеми процедурами в каналах ввода-вывода (в панельных процессорах). В качестве каналов могут служить блоковые и байт-мультиплексные каналы вводавывода. Количество каналов может быть неограниченным и определяется пропускной способностью ЭВМ, в которой применено микропрограммное устройство.

Устройство содерж.ит регистр 1 микрокс 1анды, память 2 микропрограм генератор 3 синдромов, блок 4 дешифрации, корректор 5 одиночной ошибки блок 6 формирования естественного адреса, блок 7 формирования фиксированного адреса, узел 8 синхронизации, узел 9 фиксации запросов, регистр 10 адреса, регистр 11 возврата, элемент 2И-ИЛИ 12, мультиплексор 13 условия, формирователь 1 адреса теста, элемент ИЛИ 15. Устроство также содержит выходную информационную шину 16, информационную шину 17, контрольную шину 18, шину 19 синдромов, управляющую шину 20, входную лину 21 и 22 признаков первого и второго каналов, выходную шину 23 (24) запросов первого (второго) канала, выходную шину 25 условйй каналов, шину 26 фиксированного кода, шину 27 однократной схиибки, шину 28 двухкратной ошибки, шину 29 переходи, шину 30 .возврата, шину 31 начала теста, шину 32 инструкции, шину 33 кмкропрограммногр прерывания и шину 34 синхронизацт и.

Формирователь адреса содержит элементы И 35-37, триггер 38, элементы ИЛИ 39 и 40. лок формирования фиксированного адреса содержит элементы И 41, элементы ИЛИ .3. Генератор синдрсмов содержит сумматоры 43„1-43,1п по модулю два, элемент И-НЕ 44, элементы И 45 и 46 триггер 47.

Узел синхронизации содержит элемент И 48, триггер 49 и элементы И 50.1-50.2п. . .

Регистр 1 м 1крокоманды служит для приема микрокоманды из 2

микропрограмм и хранения ее на время выполнения микрокоманды и разделен на две части - информационную часть 1.1„1-1г.1,п и контрольную 1.2.1-1.2.Л1. регистр 1 выполнен на элементах сдвига типа 533 ИР16., Информационные входы элементов подключены к первому информационному вхо ду регистра, а информационные выходы элементов регистра 1.1.1-l.l.n и 1.2.1-1.2.т соответственно - к певому и второму выходам регистра микрокоманд. Входы синхронизации элементов регистра подключены к второму управляющему входу регистра.

Память 2 микропрограмм предназначена для хранения наборов микропрограмм, управляющих работой кана лов ввода-вывода, а также осуществляющих периодический контроль оборудования как каналов, так и самого микропрограммного устройства.

Генератор 3 синдромов вырабатывает синдромы коррекции ошибки.

Блок 4 дешифрации вырабатывает корректирующий сигнал для исправления разряда микрокоманды по синдрому , получаемому от генератора синдромов , и выпОлне,н на элементах 4.1-4.П дешифратора 4x16 типа 133 ИДЗ, информационные и управляющие входы которых подключены к первым, вторым и третьим входам блока, а выходы - к выходу блока.

Корректор 5 одиночной ошибки корректирует сбойный разряд регистра микрокоманды согласно информации, получаемой от блока дешифрации Корректор выполнен на.элементах 5.1-5„2п сложения по модулю 2 типа 530ИП5, входы которых подключены к первьом и вторым информационным входам блока, а выводы - к выходу блока..

Блок 6 формирования естественного алреса служит для формирования следующего адреса макрокомандам последовательно выполняемой микропрограммы. Блок 6 выполнен на элементах 2И 6.1-6.11 и 6.2.1-6.21. Прямые и инверсные входы элементов 6.1.1-6.11 и 6.2.1-6.21 подключены соответственно к первому и второму входам блока.

Блок 7 формирования фиксированного адреса предназначен для формирования начального адреса микропрограммы, нарушающей естественный ход адресации вследствие, каких-либо причин (.запросов на обслуживание от каналов, возникновения ошибки и т.д.).

Узел8 синхронизации служит для выработки серии синхроимпульсов, управлякацих работой микропрограммного устройства и каналов вводавывода (не показаны). Узел 9 фиксации запросов фиксирует запросы на обслуживание от каналов вводавывода по определенному приоритету, формирует признаки работающего канала и запросы на вход в соответствующую микропрограмму. Регистр 10 адреса служит для хранения адреса управляющей памяти, по которому про исходит обращение к памяти, для управления работой каналов ввода-выво да. Регистр 11 возврата микропрограм служит для запоминания адреса прерванной микропрограммы, которая явля ется менее приоритетной по сравнени с прерывающей её микропрограммой. По концу работы прерывающей микропрограммы производится обращение к управляющей памяти по регистру 11 и прерванная микропрограмма продолжается.. Мультиплексор 13 условия участвует в формировании естественного следующего адреса микропрогра1 мы посредством организации ветвлений в микропрограммахо Формирователь 1 адреса теста вырабатывает начальный адрес микропрограгммы теста и органи зует ветвление в тесте в зависимост от результатов тестирования Работа микропрограммного устройства на примере подключения двух ка налов . По адресу, хранящемуся в регистре 10 из памяти 2, считывается микрокоманда в регистр 1 микрокоман ды. Микрокоманда состоит из информационного и контрольного слов, которые размещаются на триггерных элементах сдвига 1.1.1-1.1.п и 1.2.1-1.2.п соответственно. Информационное слово управляет всеми про цедурами в каналах и разбито на ряд управляющих; полей - поля управления арифметико-логическим блоком, обращениями к оперативной, локальной, мультиплексной памятям, установкой отдельных триггеров, формированием признаков, поле адреса следующей микрокоманды и т.д. Информационное слово поступает через элементы S.l.l-S.l.k сложения по модулю дв корректора 5 на выходную шину 16, а после адреса следующей микрокома ды - в блок б формирования естественного адреса и на мультиплексор 13 условия ветвлений через элементы 5.2.1-5.2.п сложения по модулю Адрес следующей микрокоманды форми руется на элементах И 6.1.1-6.15 и передается в регистр 10 адреса управляющей памяти. В случае, когда из каналов по шинам 23 и 24 в устройство поступает запрос на выполнение микропрограммы более приоритетной , чем вьшолняется в текущий момент, узел 9 вырабатывает на шину 26 фиксированного кода сигнал, который запрещает занесение естественного адреса микрокоманды в регистр 10 и запускает блок 7 формирования фиксированного адреса. Последний через элементы И 41, ИЛИ 42.1-42о3 формирует фиксированный адрес прерывающей микропрограммы, код которой, вырабатываемыйнепосредственно каналом, поступает в регистр 10 через шину 25 и блок 7. При этом естественный адрес микрокоманды прерванной микропрограммы запоминается в регистре 11 возврата микропрограмм. В последней микрокоманде прерывающей микропрограммы по шине 30 производится обращение памяти 2 по содержимому регистра 11 возврата микропрограмм и прерванная микропрограмма продолжается. Такая процедура выполняется всякий раз, когда из каналов поступают болееприоритетные запросы на выполнение миKPonporpaNM, чем выполняются в данный момент времени. Правильность считывания микроксми1анд из памяти 2 и занесения их в регистр 1 микрокоманды контролируется по коду Хэмминга. Для этого каждому информаиионному слову ставится в соответствие контрольное слово (группа контрольных разрядов), сформированное по определенным правилам из разрядов информационного слова. Совокупность этих двух слов может рассматриваться как новое слово, состоящее из информационных и контрольных частей Если при считывании или хранении информации в управляющей памяти или при занесений в регистр 1 микрокоманды произошло искажение разряда слова, то соо тветствие между информационной и контрольной частями нарушается, что и свидетельствует о нгшичии неисправности. Соответствие между информационной и контрольной частями определяется кодом Хэь линга, который позволяет корректировать одиночные и обнаруживать двойные ошибки. Для обнаружения ошибок информационное и контрольное слово поступают в генератор 3 синдромов на. элементы 43.1-43.m сложения по модулю 2 для выработки синдромов. Нулевые синдромы указывают на отсутствие .ошибки , присутствие единиц - на Наличие ошибки„ В случае одиночной ошибки через элементы И-НЕ 45 и 46 устанавливается в единичное состояние триггер 47, по которому в блоке 8 останавливаются тактовые импульсы с элементов И 50.1-50.2п, которые управляют работой каналов и занесением новой информации в регистр 1. Единичное состояние триггера 47 разрешает работу дешифратора синдроMOB 4, определяющего разряд информационного слова, в котором имела место сяиибка., Сигнал, указывающий на ошибку в разряде информационного слова, поступает на корректор 5. Корректор выполняет коррекцию указанного разряда, после чего триггер 47 сбрасывается и тактовые импульсы снова запускаются. В случае двойной ошибки, которая является некорректируемой, тактовые импульсы останавливаются и производится ремонт управляющей памяти.

С целью увеличения быстродействия при обнаружении и коррекции однократных ошибок при чтении микрокоманд из управляющей памяти 2- в предлагаемся устройстве выходы корректора 5 являются выходами устройства.

На фиг„ 2 приведена диаграмма работы предлагаемого устройства и известного при отсутствии ошибок и при коррекции однократной ошибки. В предлагаемом устройстве отсутствует занесение исправленной информации в регистр 1 микрокоманды Такое техническое решение позволило сократить рабочий такт устройства и в случае отказа любого информационного разряда 1.1.1-1.1.П в регистре 1 микрокоманды позволило иметь на выходе корректора 5 (тое. на выходе устройства) верную микрокоманду с

Для проверки аппаратуры обнаружения и коррекции одиночных ошибок, т.е. для проверки работы дешифратора, генератора синдромов и корректора в устройство введен формирователь 14 адреса геста. Проверка осуществляется посредством периодического запуска формирователем 14 микропрограммы тестирования в моменты времени, когда микропрограммное устройство не выполняет микропрограмму обработки запросов каналов инструкций ввода-вывода.

Структура теста построена таким образом, что каждая микрокоманда теста содержит одну ошибку в одном из полей микрокоманды. Если средства коррекции работают верно, то эта ошибка будет исправлена и следовательно будет верно выполнена микрокоманда и произведен верный переход к следующей микрокоманде. Таким образом проверяется каждый разряд управляющего поля (информационные разряды) микрокоманды, т.е. передача информации на входы арифметикологического блока, работа локальной памяти, мультиплексной памяти и ТоДс Переход к следующей микрокоманде осуществляется если установлен триггер 47 одиночной ошибки, выход которого поступает на мультиплексор 13 условия и участвует в формировании следующего адреса микрокоманды

через элементы 6.11, 6.21. в противном случае происходит переход к иной микрокоманде, в которой указан останов.

Если в момент выполнения микропрограммы тестирования из каналов приходит запрос на обслуживание, то тест прерывается и производится переход на микропрограмму обслуживания канала, после завершения которой вновь производится переход на начало микропрограммы тестирования.

Ветвление в микропрограмме теста осуществляется с помощью мультиплексора 13 условия. На мультиплексор 13 условия единичное состояние триггера 47 поступает через элемент И 35 при условии, что триггер 48 установлен в единичное состояние. Триггер 38 устанавливается в единичное состояние через элемент И 39 в тем случае, когда отсутствуют признаки работы каналов. Признаки работы каналов выдаются на шины 21 и 22 по единичному состоянию триггеров в узел 9, устанавливаемому по синдросигналам шины 20„ Единичное состояние одних триггеров указывает на работу каналов по передаче данных или обслуживанию состояния, а других триггеров - на выполнение команд ввода-вывода каналами. Установка этих триггеров происходит в порядке приоритета при наличии запросов от каналов по щинам 23 и .24. Сброс осуществляется по завершению соответствующей операции по сигналу с шины 30 Выход на выполнение микропрограммы проверки средств коррекции осуществляется по концу работы рабочих микропрограмм через элемент И 37 В конце выполнения рабочей микропрограммы анализируется наличие запросов от каналов по шинам 32 и 33. Если запросы присутствуют, то произойдет возврат к прерванной микропрограмме по сигналу с шины 16 через элементы И 36 или занесение начального фиксированного адреса рабочей микропрограммы канала, требующего обслуживания через элементы И 47 и ИЛИ 42. В случае отсутствия запросов от каналов через элемент И 37, а также элементы ИЛИ 42 формируется.начальный фиксированный адрес микропрограммы проверки средств коррекции. Микропрограмма выполнена таким образом, что она циклится о Любой запрос от канала прерывает, ее выполнение и ттере.водит устройство в рабочий режим.

Предлагаем.ое изобретение позволит существенно, примерно на 20%, упростить структуру микропрограммного устройства для управления каналами и уменьшить время, примерно 7-10% коррекции одиночной ошибки.

Нет ошидок

Мрес 9 регистр Ю Занесение 8 регистр

Анализ cuHdflifMo9 J .

Коррекция 8 мррентот

Bitino/amiK ищятама 9ы

дрес 8 регистр Ю

За песета 8 регистр 1 ЛноАУЗ си/фоно 3 Коррекция 8 корректоре S

Выполнение мукро о юнды

Есть овиночиая (Лаи5ка