Устройство для вычисления систем булевых функций Советский патент 1991 года по МПК G06F7/00 

оэ ел

00

VJ

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевых функций.

Цель изобретения - повышение надежности работы устройства за счет выявления недопустимых результатов вычисления.

На фиг. 1 приведена структурная схема устройства для вычисления булевых функцийJ на фиг. 2 - алгоритм работы устройства , на фиг. 3 - граф- схема вычисления системы булевых функций.

Устройство содержит группу входов 1 аргументов, сдвиговый регистр 2, блок 3 памяти констант, регистр 4 команд, блок 5 управления, регистр 6, счетчик 7, выход 8 г.оизнака началь- ной установки адреса блока 5 управления , группу информационных выходов 9, вход 10 управления записью сдвигового регистра 2, вход 11 управления сдвигом сдвигового регистра 2, два выхода 12 и 13 управления записью блока 5 управления, выход 14 признака обнуления счетчика блока 5 управления, выход 15 признака увеличения счета блока 5 управления, выход 16 признака готовности блока 5 управления, вход 17 запуска, два входа 18 и 19 управления переходом блока 5 управления, вход 20 признака отказа блока 5 управления и выход 21 признака ошибки.

Алгоритм работы устройства содержит следующие обозначения микроопераций; А1 - обнуление счетчика 7; А2 - запись в сдвиговый регистр 2, запись в регистр 6, A3 - запись в регистр 4 команду А4 - запись в регистр 6 и сдвиг информации в сдвиговом регистре 2 А5 - установка признака готовности на выходе 16, А6 - увеличение на единицу содержимого счетчика 7; Р1Р2 - содержимое двух старших разрядов регистра 4 команд, РЗ - признак переполнения счетчика 7. .

Устройство работает следующим образом.

В исходном состоянии на входы аргументов 1 поданы значения входных переменных. После подачи сигнала запуска на вход 17 в соответствии с алгоритмом () блок 5 управ- . ления устанавливает в начальное состояние счетчик 7 и регистр 6, обеспечивает запись в сдвиговый регистр 2 и сбрасывает сигнал готовности результата на выходе 16. Далее выполняется запись команды в регистр 4 команд. Если это команда перехода к анализу следующей переменной (Р1Р2 01), производится сдвиг информации в сдвиговом регистре 2 и записывается информация для формирования адреса следующей команды в регистр 6. При условии Р1Р2 11 устанавливается признак готовности результата. Если Р1Р2 00, то записанная команда указывает на ошибочный результат (либо имеет место недопустимая комбинация входных переменных, либо неправильно сформирована последовательность переходов между ячейками памяти блока управления 5). В этом случае значение счетчика 7 увеличивается на единицу и инициируется повторное вычисление. Если счетчик 7 переполнен, считается, что имеет место устойчивый сбой (отказ), на выходе 21 формируется сигнал ошибки, признак готовности результата отсутствует, блок 5 управления переходит в заключительное состояние.

Граф-схема (фиг.З) задает вычисление системы булевых функций Ју4, Y2| от трех переменных %., Хг, 3

Предполагается, что система булевых функций частичная и определена согласно табл.1 о

Таблица 1

Возникновение любого другого набора считается ошибкой. Содержимое блока памяти констант 3 задается табл.2, где символом - обозначены безразличные значения в ячейках памяти. Предполагается, что обработка переменных осуществляется по одному биту. Значения, признаков Р1Р2 записаны в разрядах 1 и 2, значения результата ЈYл, Y2 - в разрядах 4 и 5. Начальное состояние регистра 6 - нулевое.

Т а б л и ц а 2

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевых функций. Целью изобретения 771 18 является повышение надежности работы устройства за счет выявления недопустимых результатов вычисления. Устройство содержит группу входов аргументов 1, сдвиговый регистр 2, блок памяти констант 3, регистр команд 4, блок управления 5, регистр 6, сметчик 7. На группу входов аргументов 1 подаются значения входных переменных, которые под управлением сигналов с выходов блока управления 5 последовательно обрабатываются в устройстве. Если в результате вычисления возникает сбой, устройство инициирует повторное вычисление, если устройством фиксируется несколько повторных сбоев (от- t каз), на выходе -устройства формируется сигнал ошибки. 3 ил., 2 табл. S

Пусть в результате сбоя имеет место комбинация Х О, Х2 1, Хд 1. Тогда переход между ячейками с адресами О, 3, 7 завершается увеличением на единицу счетчика 7 и повторным счетом.

В случае возникновения, например, константой неисправности типа О в 5-м разряде осуществляется переход между ячейками О, 1, 5 и данная неисправность обнаруживается.

Формула изобретения

Устройство для вычисления систем булевых функций, содержащее сдвиговый регистр, блок памяти констант, регистр команд, блок управления, регистр и счетчик, вход обнуления которого соединен с выходом признака обнуления счетчика, блока управления, первый выход управления записью которого соединен с входом разрешения записи регистра команд, нформационный вход которого соединен с выходом блока памяти констант, старшие адресные входы которого соединены с выходом регистра, вход разрешения записи и вход обнуления которого соединены соответственно с вторым выходом управления записью блока управления и выходом признака начальной установки адреса блока управления, вход запуска уст5

ройства соединен с входом разрешения запуска блока управления, выход признака готовности которого соединен с выходом признака готов5 ности устройства, входы аргументов группы соединены с информационными .входами сдвигового регистра, вход , разрешения записи которого соединен с выходом признака начальной установ0 ки адреса блока управления, отличающееся тем, что, с целью повышения надежности работы устройства за счет выявления недопустимых результатов вычисления, выход признака увеличения счета блока управления соединен со счетным входом счетчика, выход признака переполнения которого соединен с входом признака отказа блока управления и выхоQ дом признака ошибки устройства, информационные выходы группы которого соединены с выходами разрядов, кроме двух старших, регистра команд и информационными входами регистра, выходы первого и второго старших разрядов регистра команд соединены соответственно с первым и вторым входом управления переходом блока управления, младшие адресные входы блока

Q памяти констант соединены с выходом сдвигового регистра, вход разрешения сдвига которого соединен с вторым выходом управления записью блока управления .

5

Редактор Л.Пчолинская

Фиг.З

Составитель В.Сорокин

Техред Л. Сердюков а Корректор А.Осауленко