Синтезатор сигналов Советский патент 1991 года по МПК G06G7/26 

1

(21)4628515/24

(22)30.12.88

(46) 28.02.91.Бюл. №8

(72) В.Г.Алешин, Л.А.Белов, И.Л.Королев

и В.Н.Шарапинский

(53)681.3(088.8)

(56)Гнатек Ю.Р. Справочник по цифроана- логовым и аналого-цифровым преобразователям. М.: Радио и связь, 1982, с.259, рис.4.129.

Diqltal Waveform Synthesizer/ Hewlett- Packard CO. PALO ALTO. CA.Microwave Journal, February, 1986. (54) СИНТЕЗАТОР СИГНАЛОВ

(57)Изобретение относится к технике формирования сигналов произвольной формы, например к синтезаторам сигналов;и может быть использовано в радиотехнике и измерительной технике. Цель изобретения - повышение быстродействия и повышение точности формирования сигнала. Устройство содержит адресные счетчики 1.11.N,

блоки 2.12.N памяти, мультиплексор 3,

многофазный генератор 4, тактовый генератор 5. счетчик 6 импульсов, цифроаналого- вый преобразователь 7, буферный регистр 8, элемент 9 задержки и блок 10 управления памятью. Начальные состояния генератора 4 и счетчика 6 таковы, что прохождение информации на выход мультиплексора 3 каждого последующего канала происходит одновременно со сменой состояния счетчика 1 предыдущего канала, что позволяет иметь частоту следования отсчетов формируемого сигнала в п раз выше предельной частоты работы блоков памяти. Введение элемента задержки позволяет снизить шумы на выходе устройсвта, возникающие за счет переходных процессов в мультиплексоре. 1 ил.

Изобретение относится к технике формирования сигналов произвольной формы и может быть использовано в радиотехнике и измерительной технике.

Цель изобретения - повышение быстродействия и точности формирования сигнала.

На чертеже представлена функциональная схема синтезатора сигналов.

Синтезатор сигналов содержит адресные счетчики 1.11.N, блоки 2,1,...,2.N памяти, мультиплексор, многофазный генератор 4, тактовый генератор 5, счетчик 6 импульсов, цифроаналоговый преобразователь 7, буферный регистр 8, элемент 9 задержки и блок 10 управления памятью.

Синтезатор сигналов работает следующим образом.

Формируемый сигнал представлен набором отсчетов, записанных в блоках 2.12.N в виде двоичных кодов, извлекаемых оттуда последовательно один за другим с тактовой частотой импульсов, вырабатываемых генератором 5. Первый отсчет сигнала записан в нулевой ячейке памяти блока 2.1, второй отсчет - в нулевой ячейке памяти блока 2.2, соответственно N-й отсчет записан в нулевой ячейке памяти блока 2.N. Отсчеты сигнала с номерами (N+1)2.N записаны соответственно в первых ячейках блоков 2.12.N. Дальнейшая

организация записи отсчетов сигнала аналогична описанной выше.

При загрузке данных значения отсчетов сигнала поступают из блока 10 управления памятью на информационные входы блоков 2.12.N памяти, затем в блоке 10 управления формируются адрес и сигнал разрешения записи информации в один из адресных счетчиков 1.1,.,.,1.N, например счетчик 1,1.

При этом адрес с информационного входа адресного счетчика 1.1 проходит на его выход и на адресный вход соответствующего ему блока 2.1 памяти, Сигнал разрешения записи подан также на вход записи блока 2.1, поэтому в блок 2.1 запишется значение отсчета сигнала, присутствующее на информационном входе блока 2.1, после этого снимается сигнал разрешения записи с блоков 1,1 и 2.1, устанавливается новое значение отсчета сигнала и формируется сигнал разрешения записи на входе записи адресного счетчика 1.2 и входе записи блока 2.2. Далее процедура повторяется еще (п-2) раз.1 Таким образом, данные занесены в нулевые ячейки блоков 2.12.N

памяти, после этого изменяется адрес на информационных входах счетчиков 1.1,....1.N и по разрешаюицему сигналу на

входе записи переписывается на выход выбранного адресного счетчика. Цикл загрузки следующей ячейки блоков 2.1,...,2.N памяти повторяется.

При загрузке блоки 2.1,,..,2.N памяти установлены в режим записи информации сигналом управления режимом работы с блока 10 управления, при считывании из блоков 2.12.N памяти эти блоки переводятся в

0 режим считывания этим же сигналом, а многофазный генератор 4, адресные счетчики 1.1,...,1.N и счетчик. 6 импульсов устанавливаются в начальное состояние.

Импульсы с выхода тактового генерато5 ра 5 поступают на вход многофазного генератора 4, на выходах которого формируются импульсы, последовательно сдвинутые друг относительно друга во времени. Импульс с первого выхода генератора 4 поступает на

0 счетный вход адресного счетчика 1.1, с второго выхода генератора 4 - на счетный вход адресного счетчика 1.2 и т.д. Изменение состояния одного из счетчиков 1.1 ,..,,1 .N вызывает смену информации на выходах

5 соответствующего блока 2.12.N. Информация с выходов блоков 2.12.N поступает

на входы мультиплексора 3, адрес для которого формируется счетчиком 6 импульсов. Начальные состояния многофазного гене0 ратора 4 и счетчика 6 таковы, что прохождение информации L-ro канала (L 1, ...,п) на выход мультиплексора 3 происходит одновременно со сменой состояния адресного счетчика (L-1)-ro канала. Описанная органи5 зация процесса считывания информации из блоков 2.12.N памяти на выход мультиплексора 3 позволяет иметь частоту следования отсчетов формируемого сигнала в п раз выше предельной частоты работы бло0 ков 2.1,.,.,2.N памяти.

Информация с выхода мультиплексора 3 поступает на буферный регистр 8, запись данных в который происходит с задержкой, определяемой элементом 9, по отношению0

5 к моменту их появления на выходе мультиплексора 3. Это позволяет повысить точность формирования выходного сигнала, так как снижаются шумы, обусловленные переходными процессами в момент пере0 ключения мультиплексора 3. К моменту записи информации переходные процессы завершаются. Преобразование цифровой информации в аналоговую форму обеспечивается блоком 7.

5

Формула изобретения

Синтезатор сигналов, содержащий тактовый генератор, блок управления памятью, цифроаналоговый преобразователь и п (где п 1,2,...) блоков памяти, выходы которых

соединены с соответствующими информа-, ционными входами мультиплексора, отличающийся тем, что, с целью повышения быстродействия и точности формирования сигнала, в-него введены п адресных счетчиков, многофазный генератор, буферный регистр, элемент задержки и счетчик импульсов, причем выход тактового генератора соединен со счетным входом счетчика импульсов, тактовым входом многофазного генератора и через элемент задержки подключен к входу записи буферного регистра, информационный вход которого соединен с выходом мультиплексора, а выход буферного регистра через цифроаналоговый преобразователь подключен к выходу устройства, выход счетчика импульсов соединен с адресным входом мультиплексора, шина адреса блока управления памятью подключена к

информационным входам адресных счетчиков, выходы которых соединены с адресными входами соответствующих блоков памяти, информационные входы которых

подключены к шине данных блока управления памятью, каждый из п управляющих выходов блока управления памятью соединен с входом записи соответствующего адресного счетчика и входом записи соответствующего блока памяти, выход управления режимом работы блоков памяти блока управления памятью подключен к входам управления режимом работы блоков памяти, выход начальной установки блока управления памятью соединен с входами начальной установки адресных счетчиков, счетчика импульсов и многофазного генератора, выходы которого подключены к счетным входам соответствующих адресных счетчиков.