Запоминающее устройство с диагностированием ошибок Советский патент 1991 года по МПК G11C29/00 

Изобретение относится к вычислительной технике и может быть использовано при построении контролепригодных заг.омина- ющих устройств.

Цель изобретения - повышение достоверности и упрощение диагностирования устройства.

На чертеже показана структурная схема запоминающего устройства с диагностированием ошибок.

Устройство содержит блок 1 кодирования, блок 2 памяти, блок 3 декодирования, первую А и вторую 5 группы сумматоров по модулю два, первый 6, второй 7 и третий 8 преобразователи кодов, блок 9 памяти диагностических признаков, счетчик 10 адреса, содержащий блок 11 фиксации переполнения и счетчик 12. На схеме также показаны

первый 13 и второй 14 переключатели, информационные входы 15, входы 16 управления, входы 17 имитации ошибки, информационные выходы 18 и блок 19 индикации.

Запоминающее устройство (ЗУ) работает следующим образом.

При трех информационных разрядах ЗУ, трех контрольных разрядах, четырех микросхемах памяти в блоке 2 диагностика ЗУ заключается в обнаружении отказа в одном из шести объектов (блок 1 кодирования, блок 3 декодирования, составные части блока 2: 2.1, 2.2, 2.3, 2.4), блок 9 памяти диагностических признаков рассчитан на запоминание 31 диагностического слова.

В режиме записи блок 1 кодирования вырабатывает из разрядов входной инфорО 4

Ю СО

мации Xi, X2, Хз контрольные разряды Yi, Ya, Уз в соответствии с таблицей кодирования.

В режиме считывания блок 3 декодирования анализирует поступающие на него 6- разрядные слова и восстанавливает наиболее вероятные исходные слова. Среди поступающих на него слов 8 комбинаций (векторов) не содержат ошибок и расшифровываются согласно таблице кодирования блока 1. Слова, содержащие ошибки, можно разделить на содержащие одиночные ошибки (6 видов одиночных ошибок умножить на 8 слов, всего 48) и многократные ошибка (таких 8 оставшихся). Слова с одиночными ошибками исправляются на наиболее близкие правильные слова.

Сумматоры 4 реализуют поразрядное сложение 3-разрядного кода, вырабатываемого блоком 1, с 3-разрядным кодом, поступающим с первой группы входов 17, позволяя вносить в код блока 1 произвольные искажения, что необходимо для проверки способности преобразователя 6 анализировать ошибки блока 1 и способности блока 3 исправлять ошибки, возникающие в блоках 1 и 2.

Преобразователь 6 служит для выявления ошибок блока 1 кодирования. На зходы блока 6 поступает 6-разрядный код (Зр. входной информации и 3 р. с выходов сумматоров 4). Среди возможных 64 комбинаций (векторов) 8 соответствую правильной работе блока 1. В простейшем случае блок 6 должен иметь 1 разряд на выходе, где О означает, что ошибок в работе блока 1 нет, а 1 - наличие ошибки.

Сумматоры 5 позволяют искажать произвольным способом 9-разрядный код, поступающий с входов (бр.) и выходов (Зр.) блока 3 путем его поразрядного сложения с контролирующим 9-разрядным кодом. Вносимое сумматорами 5 искажение используется для полного контроля преобразователя 7.

Преобразователь 7 осуществляет анализ выходного кода блоков 2 и 3, На основе анализа б-рэзрядного кода блока 2 делается вывод о наличии дефекта в блоке 2 (из 64 комбинаций только 8 комбинаций указывают на отсутствие дефектов). На основе анализа этого 6-разрядного кода, а также 3-разрядного кода с выходов блока 3 делается вывод об исправности блока 3. В простейшем случае преобразователь 7 имеет 2р. на выходе, из которых один указывает наличие ошибки в блоке 2, второй - в блоке 3.

Преобразователь 8 осуществляет преобразование поступающих на него кодов от

преобразователей 6 и 7 в удобную для быстрой диагностики форму. При этом принимаются в расчет код адреса и режим работы, т.е. на входы преобразователя 8 поступают

также код адреса (или его старшие разряды, служащие для дешифрации составных частей блока 2), код режима Запись-считывание и импульс Выборка (при записи и считывании). С выходов преобразователя 8

0 в рассматриваемом простейшем случае снимается 6-разрядный код, в котором один разряд указывает на неисправность блока 1, второй - блока 3, а остальные четыре разряда указывают на неисправ5 ность одной из четырех составных частей блока 2 памяти. Кроме того, преобразователь 8 выдает импульс переключения счетчика 12, который вырабатывается только прр наличии сообщения о дефекте

0 (ошибке), а также импульс записи для блока 9

Блок 9 предназначен для запоминания диагностической информации Блок 9 постоянно находится в режиме считывания

5 слова из ячейки, выбираемой кодом счетчика 12 Запись слова в блок 9 происходит по импульсу Обращение, поступающему от преобразователя 8.

В начале работы устройства счетчик 12

0 устанавливают переключателем (кнопкой) 13 в нулевое состояние. С приходом первого импульса Обращение в блок 9 вписывается нулевое (не содержащее диагностических данных) слово Затем в процессе работы

5 нулевая запись многократно повторяется. Счетчик 12 сохраняет свое состояние, как счетный импульс на него от преобразователя 8 поступает только при обнаружении неисправности или сбоя, т.е. когда вырабо0 тается ненулевое (диагностическое) слово В этом случае произойдет запись в блок 9 этого СЛОР-З после чего (по заднему фронту импульса Обращение) счетчик 12 перей-0 дет в следующее состояние.

5

Когда счетчик 12 в результате поступления диагностических данных, займет состояние, при котором блок 11 заблокирует поступление счетных импульсов, дальней0 ший с- ет прекращается. Состояние выбранной при этом ячейки блока 9 отображается блоком 19 индикации (на блоке 19 отображается также состояние счетчика 12). При этом частое и непрерывное поступление ди5 агностических слов можно наблюдать по блоку 19.

В режиме Диагностика с помощью переключателей 13 и 14 устанавливают по блоку 19 всю зафиксированную в блоке 9 диагностическую информацию.

Формула изобретения

Запоминающее устройство с диагностированием ошибок, содержащее блок кодирования, блок памяти и блок декодирования, причем входы блока кодирования являются информационными входами устройства, входы выборки, записи-считывания и адреса блока памяти являются одноименными входами устройст- ва, выходы блока памяти соединены с входами блока декодирования, выходы которого являются информационными выходами устройства, отличающееся тем, что, с целью повышения достоверности и упрощения диагностирования, в устройство введены первая и вторая группы сумматоров по модулю два, первый, второй и третий преобразователи кодов, счетчик адреса и блок памяти диагностических признаков, причем выходы блока кодирования соединены с первыми входами сумматоров по модулю два первой группы, вторые входы которых являются входами имитации ошибки первой группы устройства, выходы сум- маторов по модулю два первой группы соединены с информационными входами блока памяти и с входами первой группы первого преобразователя кодов, входы второй группы и выходы которого подключены соответственно к входам блока кодирования и входам первой группы третьего преобразователя кодов, входы второй группы которого соединены с выходами второго преобразователя кодов, входы которого подключены к выходам сумматоров по модулю два второй группы, первые входы которых соединены с входами и выходами блока декодирования, а вторые входы являются входами имитации ошибки первой и второй групп устройства, входы третьей группы третьего преобразователя кодов подключены к входам старших разрядов адреса устройства, входы четвертой группы третьего преобразователя кодов соединены с входами выборки и записи-считывания устройства выходы группы третьего преобразователя кодов подключены к информационным входам блока памяти диагностических признаков, выходы которого являются диагностическими выходами первой группы устройства, а адресные входы соединены с выходами счетчика адреса и являются диагностическими выходами второй группы устройства, первый и второй выходы третьего преобразователя кодов подключены соответственно к входу записи блока памяти диагностических признаков и к первому счетному входу счетчика адреса, второй счетный вход и вход сброса которого являются входами управления выборкой диагностических признаков.

Изобретение относится к вычислительной технике и может быть использовано при построении контроленригодных запоминающих устройств. Целью изобретения является повышение достоверности и упрощение диагностирования устройства. Устройство содержит блок кодирования, блок памяти, блок декодирования, первую и вторую группы сумматоров по модулю два, первый, второй и третий преобразователи кодов, блок памяти диагностических признаков и счетчик адреса. Цель изобретения достигается тем, что блок кодирования, блок памяти и блок декодирования обхвачены са- мопроверяемыми средствами контроля, обеспечивающими обнаружение ошибок в режиме функционирования и имитацию ошибок в режиме тестирование. Совокупность диагностических признаков, характеризующих техническое состояние устройства, фиксируется в блоке памяти диагностических признаков и может быть выведена на индикацию по командам оператора. 1 ил.

75