Цифровой измеритель электрической энергии многофазной сети Советский патент 1991 года по МПК G01R22/00 

Изобретение относится к электроизмерительной технике и может быть использовано при построении высокоточных цифровых устройств для измерения электроэнергии многофазной сети,

Целью изобретения является повышение точности измерения электроэнергии многофазной сети.

На фиг. 1 представлена блок-схема цифрового измерителя электрической энергии многофазной сети; на фиг. 2 а-в - блок-схемы умножителя, блока выбора частоты и блока формирования заполняющих импульсов соответственно; на фиг. 3 и 4 - временные диаграммы работы устройства; на фиг.

5- характеристики умножителя.

Цифровой измеритель электрической энергии многофазной сети содержит входные трансформаторы 1.1, ..., 1,п напряжения, входные трансформаторы 2.1. ..., 2.п тока, первый ключ 3, масштабный преобразователь 4, умножитель 5, преобразователь

6напряжения в код., комбинационный сумматор 7, первый многоцелевой регистр 8, генератор 9, первый, второй и третий летчики 10- 12 соответственно, блок 13 выбора частоты, блок 14 формирования заполняющих импульсов, логический элемент J.-Л 15, логический элемент И-НЕ 16, четвертый счетчик 17; второй многоцелевой регистр 18, дешифратор 19 элемент 20 задержка, первый и второй логические элементы 2Vi- НЕ 21 и 22 соответственно, делитель 23 частоты, второй и третий ключ 24 и 25, управляемые делители 26.126.п частоты, регистры 27.1, ..., 27.п, дифференцирующие цепи 28.128.п, логический элемент

пИЛИ 19 и блок 20 индикации.

Трансформаторы 1.1, ..., 1.п напряжения и трансформаторы 2.12.п тока подключены к первым пик вторым п входам ключа 3 соответственно. Первый выход ключа 3 соединен с первым входом умножителя 5, а второй выход через масштабный преобразователь 4 - к второму входу умножителя 5, выход которого через преобразователь 6 напряжения в код соединен с вторым входом комбинационного сумматора 7. Выход последнего подключен к входу многоцелевого регистра 8, который первым выходом соединен с первым входом комбинационного сумматора 7. Выход генератора 9 подключен к входу записи многоцелевого регистра 8, входу управления умножителя 5, к тактовому входу блока 13 выбора частоты, через счетчик 11 - к входам адреса записи и адреса считывания В многоцелевого регистра 18 и к управляющему входу ключа 25, а также непосредственно к входу счетчика 10, первый выход которого подключен к управляющему входу преобразователя 6 напряжения в код, а второй выход - к управляющим входам ключей 3 и 24, к входам первого адреса считывания А многоцелевых регист

ров 8 и 18 их входу адреса записи многоцелевого регистра 8. Выход блока 13 выбора частоты через блок 14 формирования запоминающих импульсов соединен с вторым входом логического элемента 2И 15, выход

0 которого через счетчик 17 подключен к входам многоцелевого регистра 18 и логического элемента jH-HE 16, который выходом соединен с первыми входами логических элементов 2И-НЕ 21 и 22.

5 Первый выход А многоцелевого регистра 18 через дешифратор 19 подключен к управляющему входу масштабного преобразователя 4, а его второй выход В через регистры 27.1, ..., 27.п - к управляющим

0 входам управляемых делителей 26.126.п

частоты соответственно. Младший разряд второго выхода В многоцелевого регистра 18 через счетчик 11 соединен с входом выбора частоты блока 13 выбора частоты. Вы5 ход переноса комбинационного сумматора 7 подключен к входу ключа 24, первый выход которого через управляемый делитель 2б.п частоты и дифференцирующую цепь 28.п подключен к первому входу логического эле0 мента пИЛ И 29. Выходы ключа 24 со второго

го п-й через управляемые делители 26.1....,

26.(п-1) частоты и через дифференцирующие

цепи 28.1, ..., 28,(п-1) соединены с входами

логического элемента пИЛИ 29 с второго по

5 соответственно, выход которого соединен с входом блока 30 индикации.

Выходы управляемых делителей 26.1 26.п подключены к соответствующим входам ключа 25 с первого по п-й.

0 Первый выход ключа 25 через делитель 23 частоты и элемент 20 задержки соединен с входами сброса блока 13 выбора частоты, блока 14 формирования заполняющих импульсов и счетчика 17, а через делитель 23

5 частоты - с вторым входом логического элемента 2I/I-HE 21, выходом подключенного к второму входу логического элемента 2И-НЕ 22, Выход последнего соединен с входом записи многоцелевого регистра 18 и с(п+1)-м

0 входом кл юча 25, выходы которого с второго по (п+1)-й подключены к входам записи регистров 27.127,п соответственно.

Умножитель 5 (фиг, 2а) содержит аналого-цифровой преобразователь 31 (АЦП 31) и

5 умножающий цифроаналоговый преобразователь 32 (ЦАП 32). Второй вход умножителя 5 через АЦП 31 подключен к входу ЦАП 32, вход опорного напряжения которого соединен с первым входом умножителя 5, а выход - с выходом умножителя .5, управляющий вход

которого подключен к управляющему входу АЦП 31.

Блок 13 выбора частоты (БВЧ 13) (фиг. 26) содержит пятый счетчик 33. инвертор 34, второй логический элемент 2И 35, логический элемент ЗИ и первый и второй логические элементы 2 ИЛИ 37 и 38 соответственно.Тактовый вход БВЧ 13 подключен к счетному входу счетчика 33, первый выход которого соединен с первы- ми выходами логических элементов 35 и 36, которые выходами подключены к первому и второму входам логического элемента 37, выход последнего подключен к выходу БВЧ 13 и к первому входу логиче- ского элемента 38, второй вход которого соединен с входом сброса БВЧ 13, а выход - с входом сброса счетчика 33. Вход выбора частоты БВЧ 13 подключен через инвертор 34 к второму входу логического элемента 35 и непосредственно - к третьему входу элемента 36, второй вход которого соединен с вторым выходом счетчика 33.

Блок 14 формирования заполняющих импульсов(БФЗИ 14)(фиг.2в)содержитвто- рой элемент 39 задержки, счетчик 40 с .предварительнЗй установкой и счетчик-распределитель 41 импульсов . Тактовый вход БФЗИ 14 подключен к счетному входу счетчика 40 с предварительной уста- новкой, вход сброса которого соединен с входами сброса счетчика-распределителя 41 импульсов и БФЗИ 14. Выход БФЗИ 14 соединен со счетным входом счетчика 41, с выходом переноса счетчика 40 и через эле- мент 39 задержки - с входом записи счетчика 40, вход предварительной установки которого подключен к выходу счетчика 41.

Устройство работает следующим образом. ..V

Работа блоков цифрового измерителя электрической энергии синхронизирована выходными импульсами частоты fiy генератора 9, а также кодами на втором выходе управляющего счетчика 10 и на выходе уп- равляющего счетчика 11, которые циклически изменяются с частотами f2y и fsy соответственно. Кроме того, для управления запуском АЦП 31 в умножителе 5 и преобразователя 6 напряжения в код используется импульсная последовательность частоты 2f2y с первого выхода счетчика 11. Причем

,-Ј: ,0)

где z, q - целые числа, причем 1 z q (поэтому fiy f2y f3y).

В результате этого с частотой опроса fay происходит переключение ключей 3 и 24, а

также циклическое изменение адреса записи многоцелевого регистра 8 и адресов считывания А многоцелевых регистров 8 и 18, а с более низкой частотой опроса (зу - переключение ключа 25 и циклическое изменение адресов записи и считывание В многоцелевого регистра 18.

Многоцелевые регистры 8 и 18 представляют собой устройства, которые записывают входную информацию по переднему фронту сигнала на входе записи в ячейку с адресом, установленным на входе адреса записи, и производят считывание информации на выходы А и В из ячеек, адреса которых определяются управляющими кодами на входах адреса считывания А и В соответственно. При этом количество используемых ячеек в регистрах 8 и 18 определяется количеством фаз п в сети. Многоцелевой регистр 8 в совокупности с комбинационным сумматором 7 образует n-фазный накапливающий сумматор, а многоцелевой регистр 18 используется в предлагаемом цифровом измерителе для приема, хранения и считывания сформированных кодовых значений MF, определяющих коэффициенты усиления .1К4.п масштабною преобразователя 4 и коэффициенты деления частоты К26.1 К2б.п управляемых делителей

26.1, ..., 26.п частоты отдельно по каждой фазе. Причем для каждой F-й фазы эти коэффициенты определяются выражением K4.F K26.F . (где Мр - целое число) и автоматически подбираются таким образом, что умножитель 5 и преобразователь 6 напряжения в код постоянно работают на узком оптимальном участке своих рабочих характеристик независимо от величин фазных токов.

Выходные сигналы трансформаторов

1.1 1.п напряжения и 2.1 2.п тока с

частотой f2y циклически опрашиваются при помощи ключа 3. С такой же частотой f2y изменяются коэффициенты усиления ЮмКз.п масштабного преобразователя 4, которые для F-й фазы поступают из F-й ячейки многоцелевого регистра 18 на его выход А и далее через дешифратор 19 - на управляющий входданного масштабного преобразователя. Время Т r 1/f2y подключения сигналов напряжения и тока F-й фазы к входам умножителя 5 назовем тактом, а время Тц n/f2y опроса ключом 3 всех п фаз - циклом измерения.

Таким образом, при кратковременном подключении напряжения и тока F-й фазы на выходе умножителя 5 на i-м такте сформируется аналоговая выборка мгновенной мощности Pp(i)

PF (1) - U.F K2.F K4F K5

т„

bS uK-sln(-S-v4+vV)x

v 1|Ч

fK-slnC- -vl+V ) , (2)

где K t F, K2.F, K4 F, Ks - коэффициенты передачи, нумерация которых совпадает с номерами соответствующих блоков;

л л 1

U FI I F - амплитудные значения напряжения и тока v-й гармоники F-й фазы, причем 1 , N - отношение частоты f2y к частоте

1 первой гармоники входных сигналов, N f2y/fi;

фазовые сдвиги напряжения и тока F-й фазы V -и гармоники относительно н ль-перехода напряжений первой фазы первой гармоники.

Управляющие импульсы с первого выхода счетчика 10 запуркают в начале качдо- го i-ro такта АЦП 31 умножитель 5 и преобразователь 6 напряжения в код. Поэтому по окончании i-ro такта измерения при подключении F-й фазы на выходе преобразователя б формируется кодовое значение выборки Pp(i) мгновенной мощности, которое хранится на его выходе в течение всего следующего (i+1)-ro такта. В течение i-ro так та на выходе преобразователя 6 напряжения в код хранится код мгновенной мощности P(F-1)0-1) предыдущей фазы, который поступает на вход n-фазного накапливающего сумматора, состоящего из сумматора 7 и регистра 8. Многоцелевой регистр 8 тактируется по входу записи выходными импульсами генератора 9 с частотой fiy, которая в Z раз превышает частоту f2y. При этом запись и считывание в многоцелевом регистре 8 осуществляется через ячейку с номером F, что определяется соответствующим кодом на его входах адреса записи и адреса считывания А, который также поступает и на управляющий вход ключа 24.

Таким образом, в течение 1-го такта измерений при подключении ключом 3 сигна-. лов напряжения и тока F-й фазы в F-й ячейке многоцелевого регистра 8 с высокой частотой fiy суммируется кодовое значение выборки P(F-i)(l-1)(F-1) F-й фазы, сформированное по окончании предыдущего такта

SF (I) Z Kl F К2 F K4F К5 Кб ,2 U К Sln(-lЈv(l-1)+V1 uF )

V 1

IVF

In

sin ((i-1)+ vV ).(3)

5

0

5

0

5

0

5

где Sp(i) - сумма кодовых значений выборки Q мощности P(F-1)(H), которые Z раз течение 1-го такта просуммировались через F-ю ячейку n-фазного накапливающего сумматора;

Кб - коэффициент передачи преобразователя 6.

В результате этого на выходе переноса сумматора 7 на протяжении 1-го такта измерения с частотой, пропорциональной значению P(F-i)(i-1), формируется пачка импульсов, которая подключается ключом 24 через соответствующие управляемый делитель 26.(F-1) частоты и дифференцирующую цепь 28.(F-1} к (Р-1)-му входу элемента пИЛИ 29 и накапливается в блоке 30 индикации. Такое высокочастотное тактирование n-фазного накапливающего сумматора позволяет намного повысить быстродействие при выборе коэффициентов передачи

преобразователя 4 и делителей 26.126.п.

Коэффициенты усиления масштабного преобразователя 4 и управляемого делителя 26.F частоты для любой F-й фазы равны, поэтому средние частоты импульсов на выходах управляемых делителей 26,1, ..., 26.п частоты однознз«но определяют количество электроэнергии соответствующих фаз. Отсюда наряду с общим значением электроэнергии n-фазной сэти, формируемым в блоке 30 индикации, можно с высокой точностью измерять электроэнергию отдельных фаз.

Таким образом, за L циклов измерения в блок 30 индикации предлагаемого цифрового измерителя поступит количество импульсов EN(L), пропорциональное измеренной электроэнергии многофазной сети в соответствии с выражением

L n m

Ем 00 2 -X -2 KI.F -K2.F -K4F

F 1 V 1

50

Кб : Кб К,8 26 F

uЈ-sln(4j-(nЈ+F)+Vi/Ј )

In

|Ј.S|n(-|Ј(nt+F) VV,F ), (3)

Где Ј.- номер цикла;

Кб, К,8, K26F - коэффициенты передачи соответствующих по нумерации блоков.

Рассмотрим кратко процесс выбора коэффициентов передачи, время которого

определяется для каждой из фаз периодом Тзу 1 /fay.

Выходные импульсы генератора 9 с частотой fiy поступают на тактовый вход БВЧ 13, который в зависимости от единичного или нулевого сигнала на входе выбора частоты вырабатывает на своем выходе импульсы с частотой fiy/x или fsy 2fiy/3x 2f4y/3 соответственно, (где х - целое число). Эти импульсы поступают на тактовый вход БФЗИ 14 и вызывают формирование на его выходе двоичной последовательности заполняющих импульсов, период поступления каждого следующего из которых в два раза больше предыдущего (фиг. 3, б).

В течение времени Тзу пачки импульсов с выхода управляемого делителя 26.F частоты одной из фаз, проходя через ключ 25 и управляющий делитель 23 частоты, преобразуются в последовательность импульсов с относительно равномерным периодом. Далее эти импульсы при единичном выходном сигнале элемента 16 через логические элементы 21 и 22 поступают на вход записи многоцелевого регистра 18 и через ключ 25 - на вход записи соответствующего регистра 27,F. В результате зтого в течение каждого периода выходных импульсов делителя 23 частоты, пропорциональных энергии F-й фазы, в счетчике 17 накапливаются выходные импульсы БФЗИ 14. По окончании каждого периода импульсов на выходе делителя 23 частоты происходит запись выходного кода MF счетчика 17 в F-ю ячейку многоцелевого регистра 18 и через выход В - в соответствующий регистр 27.F, после чего в целях синхронизации происходит сброс блоков 13 и 14 и счетчика 17 и весь процесс повторяется снова. При этом адрес ячейки F определяется кодом F, поступающим на входы адреса записи и адреса считывания В с частотой тзу, в (q/z) раз меньшей частоты f2y. Отсюда частота считывания коэффициентов усиления по выходу А и коэф- фициентов деления по выходу В в многоцелевом регистре 18 различна и отличается в (q/z) раз.

Логический элемент 16 необходим для надежного установления максимального коэффициента усиления K4.F для F-й фазы с нулевой или минимальной нагрузкой. В этом случае период выходных импульсов делителя велик, и при появлении на выходе счетчика 17 максимального кода (все единицы) перепад в ноль выходного сигнала логического элемента JI/1-HE блокирует элемент 15, запрещая дальнейший счет в счетчике 17, а также, проходя через элементы 21 и 22, осуществляет запись этого максимального кода Мртах в многоцелевой регистр 18 и через его выход В - в соответствующий регистр 27.F.

При вариациях нагрузки и неравномер- 5 ности выходных импульсов делителя 23 частоты могут возникать сбои и неустойчивый выбор коэффициентов передачи преобразователя 4 и делителя 26.1,,.., 26.п. Для устранения этого явления в предлагаемое

0 устройство введены счетчик 12 и блок 13. Если при одной выходной частоте ВВЧ 13 происходят сбои по младшему разряду выхода В многоцелевого регистра 18, то выходной логический уровень счетчика 12

5 изменяется на противоположный, что изменяет и выходную частоту БВЧ 13 ча i,p« Поэтому сбои и неустойчива р 10игл % v устраняются полностью

Умножитель 5 (фиг 2 а) ч п

0 перемножение кода фазного , - л ветствующую аналоговую выЬорк напряжения путем совместного ф,,и ционирования АЦП 31 и ЦАП 3 Сим ронизация умножителя 5 происходит по е о

5 управляющему входу

БВЧ 13 (фиг 2 б) производи долепи х раз счетчиком 33 входной п- слешем TV ,, ности импульсов частоты ф:ргпрог.-ч на выходах логических элементов 2 ) i

0 36 сигналов частоты или fsvCooTp -r , но в зависимости от уровня сигнято п, ino i i частоты на входе инвертора 34, п jvuee выдачу на выход управляющих ,с через элемент 2ИЛИ 37 Импульсом на г

5 де сброса БВЧ 13, проходящим через 5 , мент 38 на вход сбросд счетчика производится синхронизации данного Ь i ка.

Рассмотрим работу БФЗИ 14 (фмг 2 г4

0 Сигнал сброса устанавливает счетчики 0 , 41 в нулевое состояние. После этого ,ir, : ходе счетчика 40 с предвартепыюр (-; новкой формируется импульс, поступающий на счетный вход счетчика 41 распределите5 ля импульсов и с некоторой задержкой - на вход записи счетчика 40. В результате этого счетчик 40 предустанавливается в состояние 2°. Каждый импульс, поступающий на счетный вход счетчика 40, вызывает вычита0 ние единицы из числа, записанного в ходе предварительной установки. При достижении нуля на выходе переноса счетчика 40 с предварительной установкой вновь появляется импульс, в результате чего на следую5 щем по старшинству выходе счетчика 41 распределителя импульсов появляется сигнал логической единицы, и счетчик 40 предустанавливается в состояние 21. Далее процесс повторяется до тех пор, пока на входы сброса счетчиков 40 и 41 не поступит

следующий импульс, который устанавливает их в нулевое состояние.

Таким образом, каждый импульс с выхода делителя 23 частоты, поступающий через элемент 20 задержки на вход сброса БФЗИ 14, вызывает появление серии импульсов на выходе последнего. При этом временные интервалы между моментом сброса БФЗИ 14 и каждым следующим импульсом, появляющимся на его выходе, удваиваются.

На фиг. 3 а, б, в, г представлены временные диаграммы сигналов на тактовом входе БФЗЙ 14, на выходе БФЗИ 14, на выходе делителя 23 частоты и на выходе элемента 20 задержки соответственно. Число импуль- сов, поступивших из БФЗИ 14 в счетчик 17 за интервал времени между двумя импульсами сброса на их входах сброса, представляют собой число Мр, которое далее записывается в F-ю ячейку многоцелевого регистра 18, определяя значения коэффициентов K4.F и Кзб.Р для соответствующей фазы.

На фиг. 4 изображена зависимость числа Мр от периода выходного сигнала дели- теля частоты. Как видно из графика, благодаря функционированию блока выбора частоты характеристика имеет гистерезис для каждого значения MF, что повышает надежность и точность устройства из-за от- сутствия ложных срабатываний схемы. На фиг. 4 То - минимальное пороговое значение периода выходного сигнала делителя частоты.

Таким образом, в устройстве повышена точность измерения,

Измерение электроэнергии многофазной сети в предлагаемом цифровом измерителе электроэнергии достигается без распараллеливания структурной схемы по числу фаз исследуемой сети, что привело бы к увеличению аппаратурных затрат. Применение введенных цифровых узлов позволяет путем быстродействующего опроса всех фаз измерять суммарную электроэнергию сети, при этом синхронизация умножителя и преобразователя напряжения в код позволяет исключить влияние коммутационных выбросов на точность устройства. Быстродействующий выбор коэффициентов пере- дачи масштабного преобразователя и управляемых делителей частоты отдельно по каждой фазе дает возможность с высокой точностью измерять пофазную энергию. Построение большинства блоков на базе циф- ровых элементов позволяет при необходимости перевести данную структуру на БИС, так как аналоговые регулировки и подстройки при реализации устройства практически отсутствуют.

Использование изобретения позволяет повысить точность измерения по сравнению с известными многофазными счетчиками электроэнергии за счет того, что независимо от величин токов в каждой из п фаз (которые в общем случае могут и существенно отличаться друг от друга) умножитель 5 в предлагаемом цифровом измерителе работает на узком линейном участке своей рабочей характеристики, не превышающем трех (фиг. 5, где 42 и 43 - идеальная и реальная рабочие характеристики умножителя):

нГн Ufe (max) 3при

U умнб (min) 1 ум1н5 -Const.,

При MF 7 в предлагаемом устройстве полный динамический диапазон HF изменения токов по каждой из фаз составляет

pax

HF

U умнб ( max) U умн5 (min)

,М

3 27 384

( , 11ум2н5 - сигналы на первом и втором входах умножителя, пропорциональные фазным напряжению и току) с погрешностью у , определяемой на Нрумн 3. В то же время в прототипе для достижения такого же диапазона умножитель должен работать в диапазоне 3, что неизбежно приводит к увеличению его мультипликативной погрешности и возрастанию погрешностей нелинейности и, следовательно, к снижению точности. В известных многофазных счетчиках электроэнергии по этим же причинам достижение высокой точности затруднено из-за неидеальности рабочих характеристик умножителей (фиг. 5).

Формула изобретения 1. Цифровой измеритель электрической энергии многофазной сети, содержащий п трансформаторов напряжения, п трансформаторов тока, умножитель и ключ, причем выходы п трансформаторов тока и п трансформаторов напряжения соединены с информационными входами ключа, отличающийся тем, что, с целью повышения точности, в него введены масштабный преобразователь, управляемый делитель частоты, блок индикации, второй и третий ключи, преобразователь напряжения в код, комбинационный сумматор, два многоцелевых регистра, генератор, четыре счетчика, блок выбора частоты, блок формирования заполняющих импульсов, логический элемент 2И, два логических элемента 2И-НЕ, дешифратор, элемент задержки,

j-входовой логический элемент И-НЕ, делитель частоты, п управляемых делителей частоты, п регистров, п дифференцирующих цепей и п-вхсдовой логический элемент п- ИЛИ, причем первый выход первого ключа подключен к первому входу умножителя, а второй его выход через масштабный преобразователь - к второму входу умножителя, выход которого через преобразователь напряжения в код соединен с вторым входом комбинационного сумматора, который выходом подключен к входу первого многоцелевого регистра, а первым входом - к первому выходу первого многоцелевого регистра, выход генератора соединен с вхо- дом записи первого многоцелевого регистра и с тактовым входом блока выбора частоты, через второй счетчик - с входами адреса записи и второго адреса считывания второго многоцелевого регистра и с управ- ляющим входом третьего ключа, а также непосредственно с входом первого счетчика, первый выход которого подключен к управляющим входам умножителя и преобразователя напряжения в код, а второй выход - к управляющим входам первого и второго ключей и входам первого адреса считывания первого и второго многоцелевых регистров и к входу адреса записи первого многоцелевого регистра, выход блока выбо- ра частоты через блок формирования заполняющих импульсов подключен к второму входу логического элемента 2И, выход которого через четвертый счетчик соединен с входом второго многоцелевого регистра и с входом логического элемента И-НЕ, который выходом подключен к первым входам логического элемента 2И, первого и второго логических элементов 2И-НЕ, первый выход второго многоцелевого регистра через де- шифратор соединен с управляющим входом масштабного преобразователя, а его второй выход через п регистров -с управляющими входами п управляемых делителей частоты соответственно, младший разряд второго выхода второго многоцелевого регистра через третий счетчик подключен к входу выбора частоты блока выбора частоты выход переноса комбинационного сумматора соединен с входом второго ключа, выходы ко- торого через п управляемых делителей частоты и через п дифференцирующих цепей соединены с входами логического элемента п ИЛИ соответственно, выход которого соединен с входом блока индика- ции, выходы п управляемых делителей частоты подключены к соответствующим п первым входам третьего ключа, первый выход которого через делитель частоты и элемент задержки соединен с входами сброса блока выбора частоты, блока формирования заполняющих импульсов и четвертого счетчика, выход делителя частоты также соединен с вторым входом первого логического элемента 2И-НЕ, выход которого подключен к второму входу второго логического элемента 2И-НЕ, выход которого соединен с входом записи второго многоцелевого регистра и с (п+1)-м входом третьего ключа, выходы которого с второго по (п + 1)-й подключены к входам записи регистров с первого по n-й соответственно.

2.Измеритель по п. 1, о т л и ч а ю щ и й- с я тем, что блок выбора частоты содержит пятый счетчик, инвертор, второй логический элемент 2И, логический элемент ЗИ и доз логических элемента 2ИЛИ, причем тактовый вход блока выбора частоты подключен к счетному входу пятого счетч ко, перрый выход которого соединен с первыми входами второго логического элемента 2И и логического -элемента ЗИ, выходи которых подключены к первому и второму входам первого логического элемента 2ИЛ И, который выходом подключен к выходу блока выбора частоты и к первому оходу второго логического элемента 2ИЛИ, второй вход которого соединен с входом сброся блок выбора частоты, а выход - с входом сброса пятого счетчика, вход выбора частот ы Опека выбора частоты подключен через инвертор к второму входу второго логического элемента 2И и непосредственно - к третьему входу элемента ЗИ, второй вход которого соединен с вторым выходом пятого счетчика.

3.Измеритель поп. 1, о т л и ч а ю щ и й- с я тем, что блок формирования заполняющих импульсов содержит второй элемент задержки, счетчик с предварительной установкой и счетчик-распределитель импульсов, причем тактовый вход блока формирования заполняющих импульсов подключен к счетному входу счетчика с предварительной установкой, вход сброса которого соединен с входами сброса счетчика-распределителя импульсов и блока формирования заполняющих импульсов, выход которого соединен со счетным входом счетчика-распределителя импульсов, с выходом переноса счетчика с предварительной установкой и через второй элемент задержки - с входом записи счетчика с предварительной установкой, вход предустановки которогоподключенквыходусчетчика-распределителя импульсов.

Т,

Ъ /Г, Л 7, Л , г, Д

Ф/г

U6 А

УмнЗ1

Я

Умн5(мин)

U

М Умн5(мокс.)

Изобретение относится к электроизмерительной технике и может быть использовано при построении высокоточных цифровых устройств для измерения электроэнергии многофазной сети. Целью изобретения является повышение точности. Цель достигается введением масштабного преобразователя (МП) 4, второго и третьего ключей 24 и 25, преобразователя 6 напряжения вкод(ПНК), комбинационного сумматора 7, двух многоцелевых регистров 8, 18, генератора 9, четырех счетчиков 10, 11, 12, 17, блока 13 выбора частоты, блока 14 фор041 И мирования заполняющих импупьоов ческого элемента 2И 15, двух элементов 2И-НЕ 21, 22, дешис} j , элемента 20 задержки, -входоио i- ческого элемента j И-НЕ 16, fier. , . частоты, п управляемых делителей 20 i,. , 26.п частоты (УДЧ), п регистров 27 1,. ., 27 п п дифференцирующих цепей 28 1, , 28 п n-входового логического элемента п-ИЛИ 29, блока 30 индикации Измерение злекг роэнергии многофазной сети д.. -„я без распараллеливания структурной ,емь по числу фаз. Применение введенм -ч .,иф ровых узлов позволяет путем отп-г вующего опроса всех фаз о лсоят суммарную электроэнергию сети при это1 синхронизация перемчожителя Б и ПИК позволяет исключить влияние коммутации -. ных выбросов на точность устройстеа. Биг тродействующий выбор коэффициентов передач МП 4 и УДЧ отдельно по каждо фазе дает возможность с высокой точностью измерять пофазно энергию. Устройство также содержит п трансформаторов 1.1, ..., 1.п напряжения, п трансформаторов 2.1 2.п тока, первый ключ 3. 2 з.п.ф-лы, 5 ил. Н§ Јь 2 4 СО Щиг1

(&US.5