Программируемый логический контроллер Советский патент 1991 года по МПК G05B19/18 

Изобретение относится к устройствам для программно-логического ун.равления объектами дискретно-цикли- ческого действия и может быть использовано в качестве контроллера АСУ технологическими процессами.

Целью изобретения является повы- шение быстродействия устройства и снижение аппаратных затрат

Сущность изобретения заключается в повышении быстродействия устройства на основе обеспечения прямого доступа к адресу первой команды и возможности запоминания кода адреса команды, на которой произошло прерывание отработки основной программы

с последующим возвращением к ней Снижение аппаратных затрат обусловлено уменьшением объема памяти; упрощением управления прохождения сигналов ,

На фиг 1 представлена функциональная схема программируемого логического контроллера; на Лиг0 2-4 - временные диаграммы Функционирования программируемого логического контроллера при отработке основной подпрограммы, отработке основной подпрограммы, с прерыванием и при oj-pa- ботке основной подпрограммы с прерыванием и запоминанием; на фиг. 5 - временная диаграмма синхронизации работы программируемого логического устройства.

Программируемый логический контроллер (фиг. 1) содержит блок 1

&

4

сл

N-

оо

сравнения, блоки 2-4 памяти комбинаций состояний, команд включения и отключения и адресов переходов соответственно, генератор 5 синхроимпульсов, первый счетчик 6 импульсов, первый 7, второй 8 и третий 9 элементы И„ элемент ИЛИ 10, элемент 11 задержки, регистр 12,1 кода адреса и регистр 12.2 состояния датчиков, коммутатор 13, триггер 14 и блок 15 индикации „ На фиг, 1 обозначены выходы 4,1-4.3, 5.1-5,2 и 3,1-3.2 соответственно блоков 4, 5 и 3.

Блок 1 сравнения предназначен для сравнения последовательности комбинаций состояний9 в которые должны перейти датчики, фиксирующие положение механизмов в результате выполнения соответствующих команд, и фак- тической последовательности комбинаций состояний, в которые перешли датчики в результате выполнения соответствующей команды, и выдачи на основании этого сравнения сигнала на переход к очередной микрокоманде под- программы„

Блок 2 памяти используется для хранения последовательности комбинаций состояний, в которые должны перей ти датчики., фиксирующие положение механизмов в результате выполнения соответствующих команд. Блок 3 памяти предназначен для записи последовательности комбинаций команд на вклю чение и отключение механизмов. Во всех строках блока один разряд выделен для программирования конца подпрограммы (П),

Блок 4 памяти используется для за- писи адресов переходов к новой подпрограмме в программе в результате отработки очередной подпрограммы или в случае необходимости перехода к аварийной подпрограмме Во всех стро- ках блока 4 памяти один разряд выделен для программирования признака запоминания адреса микропрограммы, на которой прервана отработка подпрограммы в результате отработки следующего шага, не содержащий признака прерывания«

Бенератор 5 синхроимпульсов используется для формирования и выдачи импульсов положительной полярности с целью синхронизации работы всего контроллера (фигс 5), Счетчик 6 синхроимпульсов предназначен для хранения и выдачи информации об адресе

Q

0 5

5

Q

5

микрокоманды, содержащейся в первом 2 и втором блоках памяти, Первый элемент И 7 предназначен для формирования сигнала, переключающего счетчик 6 импульсоз в очередное состояние (п+1)„ Второй элемент И 8 и элемент 11 задержки используются для формирования сигнала, обнуляющего триггер 14„ Третий элемент И 9 и элемент ИЛИ 10 используются для управления режимом работы устройства

Регистр 12,1 предназначен для приема, хранения и выдачи кода адреса микрокоманды, на которой произошло прерывание основной подпрограммы аварийной. Причем запись информации в регистр 12.1 осуществляется по синхроимпульсу Ј{ при наличии на входах V,, и V высокого потенциала. Регистр 12.2 предназначен для хранения ин- йюрмации о состоянии датчиков. Запись информации происходит по синхроимпульсу V . Это обеспечивает устойчивую работу устройства.

Коммутатор 13 используется для обеспечения записи информации об адресе первой микрокоманды подпрограммы в счетчик импульсов с регистра 12 или блока 4 памяти. Триггер 14 ис- полъзуе ся для управления прохождением информации через коммутатор 13,

Блок 15 индикации предназначен для отображения информации, используемой для диагностирования неисправностей: номера строки подпрограммы, на которой произошла остановка (с выхода счетчика б импульсов), о состоянии входов и выходов контроллера, а с первого выхода блока 1 сравнения выдается информация о датчиках,факти - ческое состояние которых не соответствует запрограммированному. В качестве датчиков состояний и датчиков условий переходов могут быть использованы как собственно датчики, устанавливаемые на механизмах, так и органы управления и защиты, сигналы управления информационных и электрических блокировок от других устройств, В качестве блоков памяти могут применяться, например, программируемые постоянные запоминающие устройства различных типов.

Принцип работы программируемого логического контроллера заключается в следующем.

Установка программируемого логического контр1 гаера в исходное соетояние осуществляется при помощи внешнего импульсного сигнала начальной установки (цепь начальной установки на фиг. 1 не показана) и состоит в обнулении счетчика 6. Процесс обработки управляющей программы состоит из анализа комбинаций состояний датчиков условий перехода (состояний внешней среды) и формирования начального адреса подпрограммы, собственно отработки выбранной подпрограммы, причем анализ состояния внешней среды осуществляется параллельно и независимо от отработки подпрограммы.

При подаче сигнала начальной установки счетчик 6 обнуляется. При этом с первого выхода блока 3 памяти на управляющий объект выдаются записанные в строке с адресом, соответствующим выходу счетчика 6, в данном случае нулевым, команды управления, срабатывают соответствующи механизмы, а следовательно, и датчики, т.е. выполняется первая команда первой подпрограммы. Образовавшаяся комбинация фактических состояний датчиков цикла сравнивается при помощи блока сравнения с комбинацией состояний, прочитанной из блока 2 памяти по тому же адресу. При совпадении фактической комбинации состояний с запрограммированной и отсутствии сигналов на выходе 3.2 блока 3 памяти и выходе 4„2 блока 4 памяти сигнал совпадения сравниваемых комбинаций с выхода блока 1 сравнения открывает элемент И 7 и импульс с выхода 5„1 генератора 5 синхроимпульсов переключает счетчик 6 в следующее состояние, т„е, происходит обращение к следующей команде подпрограммы .

10

15

20

47518

чик 6 нового адреса происходит переключение блоков 2 и 3 памяти, при этом исчезает сигнал с выхода 3.2 бло- к& 3 памяти. Следовательно, элемент И 9 закрывается, а первый элемент И 7 открывается. Дальнейшая работа контроллера аналогична до момента перехода управляемого объекта в аварийное состояние.

Это состояние фиксируется блоком 4 памяти, При этом на выходе 402 блока 4 памяти появляется сигнал прерывания (Пр), а на выходе 4 01 - адрес подпрограммы, которую необходимо реализовать для вывода управляемого объекта из аварийного состояния. В такой ситуации в блоке 1 сравнения не происходит сравнение фактического состояния датчиков с запрограммированным, т0е. отсутствует сигнал на выходе блока 1 сравнения. Высокий потенциал сигнала Пр с выхода элемента ИЛИ 10 закрывает элемент И 7 и от- 25 крывает элемент И 8 для прохождения следующего синхроимпульса на синхро- вход счетчика 6. По этому синхросигналу происходит запись адреса аварийной подпрограммы в счетчик 6. Дальнейшая отработка подпрограммы происходит аналогично.

Некоторые отличия в работе схемы существуют при переходе и отработке аварийной подпрограммы в случае необходимости запоминания адреса строки, на которой прервана отработка основной подпрограммы, О необходимости запоминания адреса отрабатываемой строки показывает сигнал с выходи да 4,3 блока 4 памяти. Этот сигнал появляется одновременно с сигналом прерывания. При этом сигнал прерывания проходит через элемент ИЛИ 10, закрывает элемент И 7 и открывает

30

35

Изобретение относится к устройствам для программно-логического управления объектами дискретно-циклического действия и может быть использовано в качестве контроллера АСУ технологическими процессами. Цель изобретения - повышение быстродействия и снижение аппаратных затрат. Цель изобретения достигается введением регистров, третьего элемента И, элемента ИЛИ, триггера, элемента задержки. Сущность изобретения состоит в повышении быстродействия путем обеспечения прямого доступа к адресу первой команды, возможности запоминания кода адреса команды, на которой произошло прерывание отработки основной программы, с последующим возвращением к ней, а также в снижении аппаратных затрат за счет уменьшения объема памяти и упрощения управления прохождением сигналов. 5 ил„ а ss (Л

Этот процесс продолжается до появ- д$ элемент И 9, а сигнал запоминания

ления на выходе 3.2 блока 3 памяти единичного сигнала Конец подпрограммы. При появлении этого сигнала элемент И 7 запирается высоким потенциалом с выхода элемента ИЛИ Ю и этот же сигнал разрешает прохождение сигнала через элемент И 9 на синхровход счетчика 6. По этому сигналу осуществляется запись адреса следующей команды блока 4 памяти через коммутатор 13. Адрес новой команды содержится в блоке 4 памяти в строке с адресом, соответствующим текущему состоянию датчиков. При записи в счетг

раэрегаает запись информации в реги 12,1. Следующий синхросигнал с вых да генератора 5 синхроимпульсов-пе редним фронтом производит запись

50 информации с выхода счетчика 6 в р гистр 12„1 и с выхода 401 блока 4 мяти через коммутатор 13 в счетчик а задним фронтом переключает тригг 14 в единичное состояние. При этом

55 с выхода 3„1 блока 3 памяти на упр ляемый объект -выдаются записанные на данной строке подпрограммы кома ды управления, Датчики переходят в следующее состояние

раэрегаает запись информации в регистр 12,1. Следующий синхросигнал с выхода генератора 5 синхроимпульсов-передним фронтом производит запись

информации с выхода счетчика 6 в регистр 12„1 и с выхода 401 блока 4 памяти через коммутатор 13 в счетчик 6, а задним фронтом переключает триггер 14 в единичное состояние. При этом

с выхода 3„1 блока 3 памяти на управляемый объект -выдаются записанные на данной строке подпрограммы команды управления, Датчики переходят в следующее состояние

в связи с этим элемент И 9 закрывется, а элемент И 7 пропускает следующий синхроимпульс на счетный вход счетчика б, т,е, происходит обращени к следующей строке блоков 2 и 3 памяти. Этот процесс продолжается до момента появления сигнала конца подпрограммы. По этому сигналу закрывается элемент И 7 и открывается элемент И 9о Следующий синхроимпульс, проходя через третий элемент И 9, разрешает запись информации в счетчик 6 с выхода регистра 12„f„ Таким образом, происходит возвращение к той строке подпрограммы, по которой произошло прерывание, и одновременно происходит переключение триггера 14 в нулевое состояние, т.е„ информа

ционный вход счетчика 6 подключается к выходу блока 4 памяти В дальнейшем отработка подпрограммы продолжа- ,ется аналогично

В случае, если на каком-либо шаге подпрограммы произойдет выход из строя или поломка механизма или датчика (но не приводящие к аварийной ситуации), переход к следующей строке подпрограммы не происходит (так как не может сработать блок .1 сравнения) , а на блок 15 индикации выдается информация, используемая для диагностирования неисправностей: номер строки подпрограммы, на который произошла остановка (с выхода счетчика 6), о состояниях входов и выходов контроллера. После устранения выявленной неисправности устройство продолжает отработку подпрограмм

Технико-экономическое преимущество предлагаемого контроллера по сравнению с известным заключается в повышении быстродействия ка основе обеспечения прямого доступа к адресу первой команды новой подпрограммы, хранящейся в блоке памяти, а также возможностью программируемого запоминания адр.еса строки, на которой произошло прерывание отработки основной программы, и снижение аппаратурных затрат, обусловленное уменьшением объема памяти и упрощением управления прохождением сигнало

Формула изобретения

Программируемый логический контроллер, содержащий блок памяти комбинаций состояний, блок памяти коман

10

5

0

5 0

5

0

включения и отключения и блок памяти адресов переходов, первый счетчик импульсов, первый и второй элементы И, генератор синхроимпульсов, блок сравнения, коммутатор и блок индикации, причем первый вход блока индикации подключен к выходу блока памяти комбинаций состояний, выход : счетчика импульсов соединен с адресными входами комбинаций блока памяти комбинаций состояний и блока памяти команд включения и отключения, второй вход блока индикации соединен с выходом блока сравнения, третий вход - с информационным выходом счетчика импульсов, четвертый вход - с инфор- мационньзу выходом блока памяти команд включения и отключения и выходом программируемого логического контроллера, второй выход блока сравнения соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора синхроимпульсов, выход первого элемента И подключен к счетному входу счетчика импульсов, второй выход блока памяти команд включения и отключения подключен к первому входу второго элемента И, отличающийся тем, что, с целью повышения быстродействия и снижения аппаратных затрат, он содержит регистр кода адреса и регистр .состояния датчиков, третий элемент И, элемент ИЛИ, триггер, элемент задержки, причем информационный вход регистра кода адреса подключен к выходу счетчика импульсов, первый вход элемента ИЛИ соединен с первым выходом блока памяти адресов перехода,-, второй вход соединен с вторым выходом блока памяти команд включения и отключения, ьькод элемента ИЛИ соединен с третьим входом первого элемента

.

45 И

, второй вход второго элемента И

0

5

подсоединен к выходу третьего элемента И, выход второго элемента И через элемент задержки соединен с нулевым входом триггера, выход элемента ИЛИ соединен с первым входом третьего элемента И, второй вход которого подсоединен к первому выходу генератора синхроимпульсов, выход третьего элемента И соединен с синхровходом счетчика импульсов, синхровход кода адреса регистра и триггера соединен с первым выходом генератора импульсов t второй выход блока памяти адреса перехода с, динен с управляющим

916

V -входом регистра кода адреса и с единичным входом триггера, инверсный выход которого подключен к управляющему Vj -входу первого регистра кода адреса, выход которого соединен с первым информационным входом коммутатора, второй информационный вход которого подключен к третьему выходу блока памяти адреса перехода, первый управляющий вход соединен с .вторым выходом блока памяти команд г включения и отключения, второй управляющий вход подключен к прямому

гтцг

52

10

122

Pi

1-3

ш

8

11

Ю

выходу триггера, третий управляющий вход - к выходу элемента ИЛИ, выход коммутатора соединен с информационным входом счетчика импульсов, второй выход генератора синхроимпульсов подключен к синхровходу регистра состояний датчиков, информационный вход которого является входом контроллера, выход состояния датчиков регистра подключен к второму информационному входу блока сравнения, к адресному входу блока памяти адреса перехода и второму входу блока индикации.

+1

J

1S

а

SZ

VI V1 С

121

itj

:3

&

irrq ПЕН

Фиг.1

6S,

fl П П