Устройство для коррекции программ Советский патент 1991 года по МПК G06F11/28 

Изобретение относится к вычислительной технике и может быть использовано для коррекции программ ЦВМ.

Целью изобретения является расширение области применения за счет обеспечения возможности коррекции участков программ, при выполнении которых изменяется прямая последовательность смены адресов„

На чертеже представлена структурная схема устройства о

Устройство для коррекции программ содержит блок 1 памяти, реверсивный счетчик 2, счетчик 3 адреса, первый 4 и второй 5 триггеры, первый 6, третий 7, четвертый 8, пятый 9 и второй 10 элементы И, первый 11 и второй 12 элементы ИЛИ, блок 13 элементов задержки, регистр 14, первый 15 и второй J6 формирователи импульсов, информационный вход 17, вход 18 такта записи, вход 19 запуска, выход 20 запроса доступа к памяти, вход 2-1 разрешения доступа к памяти, выход

22подтверждения запроса, выход

23адреса, выход 24 данных, выход 25 записи, вход 26 ответа и выход 27 признака окончания коррекции.

Устройство работает в двух режимах: Подготовка и Коррекция.

В режиме Подготовка устройство работает следующим образом

05 4 3 СП

ч|

Јь

316

В исходном состоянии Сцепи установки в исходное состояние не показяны) счетчик 2 и триггеры 4 и 5 обнулены.

На входы 17 и 18 устройства из тех нологической ЦВМ (или с тумблеров и кнопки специального наборного поля) подаются соответственно корректиро- вочная информация и сигнал записи. С входа 18 сигнал поступает на вход такта записи оленя I памяти. При этом в ячейку блока 1 памяти, адрес которой с информационного выхода счетчика 2 поступает на адресный вход блока 1 памяти, записывается инфор- нация, приходящая на информационный вход блока 1. памяти с входа 47 устройства. Кроме того, сигнал г. входа 18 поступает на вход +1 счетчика 2 и задним фронтом увеличивает его со- держимое на единицу.

Таким образом, в режиме Подготовка обеспечивается последовательное заполнение ячеек блока 1 памяти. По окончании заполнения блока 1 памяти счетчик 2 содержит увеличенный на единицу адрес последней заполненной ячейкио

В результате выполнения режима Подготовка в блок I памяти должна быть запиеаня информация, данные которой приведены в таблице.

Примечание. А1,А2 - двоичные коды адресов ячеек памяти рабочей ЦВМ, информацию в которых надо откорректировать; Д1, Д2, ДЗ, Д4 - двоичные коды корректировочной информации Двоичные коды адоесов А1 и А2 отличаются один от другого более чем на 1, В результате коррекции в ячейку памяти рабочей ЦВМ с адресом А1 должка быть записаня информация Д1, а в ячейку с адоесом А2 и следующие за ней две ячейки (то есть ячей$ 0

5

Q

5

0

5

0

ки с адресами А2+1 и А2+2) должны быть записаны коды Д2, ДЗ к Д4 соответственно.

После окончания заполнения блока 1 памяти из технологической ЦВМ (или с кнопки специального наборного поля) на вход J9 устройства поиходит сигнал. По этому сигналу устройство начинает работу в режиме Коррекция.

В режиме Коррекция устройство работает следующим образом,,

С входа 19 сигнал поступает на первый вход элемента ИЛИ -I 1 . При этом на выходе элемента ИЛИ 11 появляется сигнал, который поступает на вход блока 13 элементов задержки.Блок 13 имеет три выхода , на которых последовательно вырабатываются единичные сигналы.

Сигнал с первого выхода блока 13 поступает на вход - счетчика 2, после чего на счетчике 2 формируется адоес последней заполненной ячейки блока 1 памяти (для приведенного примера - адрес 1СМ)о

Сигнал с второго выхода блока 13 поступает на вход такта чтения блока 1 памяти При этом на выходе блока I памяти появится информация, хранящаяся в ячейке с адресом 101 Младшие разряды информации (Ai) с выхода блока 1 памяти поступают на информационные входы счетчика 3 и регистра 14„ Старший разояд информации (1) с второго выхода блока 1 памяти поступает на инверсный вход третьего элемента И 7, блокируя его, и на первый вход четвертого элемента И 8.

Сигнал с третьего выхода блока I3 поступает на прямой вход элемента 7 и второй вход элемента 8. При этом на выходе элемента 8 появляется сигнал, который поступает на вход такта записи счетчика 3- Этот же сигнал поступает на второй вход элемента ИЛИ 12, на выходе которого появляется сигнал- поступающий на блока 139 запуская второй цикл работы устройства

Сигнал с пеового выхода блока 13 сформирует на счетчике 2 адрес 100,

Сигнал с второго выхода блока I3 считает из блока I памяти информацию, содержащую в старшем разряде О, а в младших - Д,

Сигнал с третьего выхода блока 13 пройдет через элемэнт И 7 и поступит

на вход записи регистра 14 и уст.чно- вочный вход триггера 4. При этом в регистр запишется код а триггер 4 установится в единичное состояние„ Единичный сигнал с выхода триггера

4поступает на выход 20 устройства и, далее, на вход запроса доступа к памяти рабочей ЦВМ. Из рабочей ЦВМ на вход 21 устройства поиходит сигнал разрешения доступа к памяти. Этот сигнал поступает на вход сброса триггера 4 и установочный вход триггера 5, Триггер 4 сбрасывается

в ноль, а триггер 5 устанавливается в единичное состояние. При этом CHI- нал с выхода 20 устройства снимается, а единичный сигнал с. выхода триггера 5 поступает на выход 22 устройства и, далее, на вход подтверждения запроса рабочей ЦВМ. Кроме того, сигнал с выхода триггера 5 поступает на первый вход элемента И 9, вход фо миров атрля J5 и на управляющие входы счетчика 3 и регистра 14 При этом адрес А1 с выхода счетчика 3 поступает на выход 23 устройства, а данны Д1 с выхода регистра 14 поступают на выход 24 устройства. Далее адрес и данные с выходов 23 и 24 устройств поступают в память рабочей ЦВМ.

Формирователь 15 формирует на своем выходе сигнал, длительность которого зависит от конкретной реализации ЦВМ0 Сигнал с выхода формирователя 15 поступает на выход 25 устройства и далее на вход записи памяти рабочей ЦВМ. В результате этого в память рабочей ЦВМ по адресу А1 записывается информация Д1 . По окончании цикла записи из памяти рабочей ЦВМ на вход 26 устройства приходит сигнал Ответ. С входа 26 сигнал поступает на вход формирователя 46 и далее на второй вход элемента И 9. При этом на выходе элемента И 9 появляется сигнал, который поступает на вход сброса триггера 5, вход +1 счетчика 3, первый вход элемента И 6 и прямой вход элемента И 10. Триггер

5задним фронтом этого сигнала сбрасывается в ноль, после чего запрещается выдачя адреса и данных с выходов счетчика 3 и регистра 14„ Содержимое счетчика 3 увеличивается на 1. На выходе элемента И 6 появляется сигнал, так как на второй вход этого элемента поступает единичный сигнал с выхода элемента ИЛИ 12, входы которо0

5

0

5

го соединены с информационными выходами счетчика 2„ Сигнал с выхода элемента И 6 поступает на третий вход элемента ИЛИ 11„ Ня выходе элемента ИЛИ 11 появляется сигнал, который поступает на вход блока 13, запуская третий цикл работы устройства.

В третьем цикле работы из ячейки блока 1 памяти с адресом 011 считывается код А2„ Сигналом с выхода элемента И 8 кол А2 записывается в счетчик 3, и зашгскается четвертый цикл работы.

В четвертом цикле работы на ячейки блока 1 памяти с адресом 010 считывается код Д2„ Сигнал с выхода эпемента И 7 записывает код Д2 в регистр 14 и запускает цикл записи в память рабочей ЦВМ, В результате этого в память рабочей ЦВМ по адоесу А2 записывается код Д2„ Сигнал с выхода элемента И 9 формирует на счетчике 3 код А2+1 и запускает пятый цикл работы устройства.

В пятом цикле работы из ячейки блока I памяти с адресом ОЙ1 считывается код ДЗ. Этот код записывается в регистр J4 и далее в ячейку памяти рабочей ЦВМ с адресом А2-Ч . В конце пятого цикла на счетчике 3 сформируется код А2+2, после чего запускается шестой цикл работы устройства.

В шестом цикле работы на счетчике 2 сформируется код 000. В результате этого на выходе элемента ИЛИ 12 появляется нулевой потенциал, который поступает на ннвеосный вход элемента И 10 и на второй вход элемента И 6. 0 При этом элемент И 6 блокируется и ращрешается работа элемента И 10 Из ячейки с адресом 000 блока I памяти считывается код Д4„ Этот код записывается в регистр 14 и далее в память 5 рабочей ЦВМ по адоесу А2+2 В конце шестого цикла сигнал с выхода элемента И 9 проходит через элемент И 10 и поступает на выход 27 устрой- ства0 Сигнал с выхода 27 устройства сообщает об окончании процесса коррекции памяти рабочей ЦВМ и может быть подан на вход прерывания технологической ЦВМ или для индикации на специальном наборном поле„

0

5

0

Формула изобретения

Устройство для коррекции программ, содержащее регистр, реверсивный счетчик, первый элемент и первый триггер, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения возмож- лости коррекции участков программ, при выполнении которых изменяется прямая последовательность смены адресов, в него введены второй, третий, четвертый и пятый элементы И, второй триггер, первый и второй формирователи импульсов, первый и второй элементы ИЛИ, счетчик адреса, блок памяти и блок элементов задержки, первый и второй выходы которого соединены соот- ветственно с входом 1 реверсивного счетчика и входом чтения блока памяти, информационный вход которого является информационным входом устрой- i

ства, вход записи блока памяти сое- динен с входом +J реверсивного счетчика и является входом записи устройства, адресный вход блока памяти соединен с выходом реверсивного счетчика и входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И и инверсным входом второго элемента И, выход которого является выходом признака окончания коррекции устройства, первый выход блока пямяти соег. динен с информациоиными входами регистра и счетчика адреса, выходы которых являются соответственно выходами данных и адреса устройства, второй выход блока памяти соединен с инверсным входом третьего элемента И и первым входом четвертого элемента

0

5

0

5

И, выход которого соединен с входом записи счетчика адреса и первым входом второго элемента ИЛИ, второй вход которого является входом запуска устройства, выход второго элемента ИЛИ соединен с входом блока элементов задержки, третий выход которого соединен с вторым входом четвертого элемента И и прямым входом третьего элемента И, выход которого соединен с входом записи регистра и устяновоч- ным входом первого триггера, выход которого является выходом запроса доступа к памяти устройства, вход сброса первого триггера является входом разрешения доступа к памяти устройства и соединен с установочным входом второго триггера, выход которого является выходом подтверждения запроса угтройства и соединен с синх- ровходами счетчика адреса и оегистра, с пеовым входом пятого элемента И и входом первого формирователя импульсов, выход которого является выходом записи устройства, вход ответа устройства является входом второго формирователя импульсов,выход которого соединен с вторым входом пятого элемента И, выход которого соединен с тактовым входом счетчика адреса, с установочным входом второго триггера, с прямым входом второго элемента И и с вторым входом первого элемента И, выход которого соединен с третьим входом второго элемента ИЛИ.

Изобретение относится к вычислительной технике и может быть использовано для коррекции программы ЦВТ. Цель изобретения - расширение области применения за счет обеспечения возможности коррекции участков программы, при выполнении которых изменяется прямая последовательность смены адресов. Указянная цель дости гается тем, что в устройства введены со второго по пятый элементы И, счетчик адреса,второй триггер, два формирователя импульсов, два элемента ИЛИ, блок памяти и блок элементов задержки. Введенные элементы позволяют корректировать программы в памяти ЦВТ, не останавливая ее работы, например, в ходе прогона . Причем реализуется возможность коррекции выборочных участков программ, необходимость чего возникает при наличии в программе команд перехода. 1 ил., 1 табл.

п