Устройство для определения обратной величины числа Советский патент 1991 года по МПК G06F7/52 

Изобретение относится к цифровой вычислительной технике, в частности к устройствам специализированного назначения для определения обратной величины числа, и может быть использовано в различных областях народног хозяйства, в системах автоматизированого управленияо

Цель изобретения - повышение быстр действия с

На чертеже представлена функциональная схема устройства для определния -обратной величины числа, содержащая входы 1 и 2 задания второго и первого коэффициентов устройства, вход 3 аргумента устройства, вход 4 синхронизации устройства, первый 5 и второй 6 регистры, второй 7 и первый 8 вычитатели, квадратор 9, сум- матор 10, вход tl задания третьего коэффициента устройства, вход 12 количества итераций устройства, два умножителя t3 и 14, счетчик 15, схему 16 сравнения, блок 17 бвдрмирова- ния сигналов синхронизации и элемент И 18„

Устройство-позволяет определять / |

обратную величину числа у -, для

х 0,5Јх Ј1.

Устройство работает следующим образом.

По переднему фронту синхроимпульса х , поступающего на вход 4 синхоо низации устройства, осуществляется обнуление счетчика 15 и запись значения аргумента х в регистр 5. На вычитателе 7 осуществляется вычитание аргумента х из коэффициента : 1Ц - х, где п 1,71285, затем полученный результат возводится в квадрат (п - х)2 .на квадраторе 9 и на сумматоре 10 суммируется с коэффициентом ПЈ, т.е. (п ,, - х)2 + п2, где пг 0,45469. Полученная сумма записывается в регистр 6 задним фронтом синхроимпульса х. На выходе устройства находится начальное приблжение будущего результата I0 (nf -

-х)2 + п2, которое поступает на входы умножителей 13 и 14.

Умножитель 13 умножает- начальное приближение будущего результата I0 на значение аргумента х, затем на вы читателе 8 осуществляется вычитание полученного произведения х-у0 из третьего коэффициента пэ, т.е. п3 -х«у0, где пэ 2. На умножителе 14

происходит операция умножения начального приближения будущего результата на полученную разность у, уа (пз х Уо) По окончании переходных процессов в умножителе 14 блок 17 вырабатывает импульс, передний фронт которого записывает значение у. в регистр 6, а задний фронт этого импульса устанавливает на выходе счетчика номер выполненной итерации k который сравнивается схемой 16 сравнения с здданным значением k3. Вычислительный процесс в устройстве происходит до тех пор, пока схема 16 сравнения не выдаст сигнал запрета на входе элемента И, запрещая запись, в регистр 6. На выходе устройства находится результат k-й итерации.

I р и м е р. На вход 1 второго ко фициент§ подают число п 1,71285, на вход 2 первого коэффициента - число па 0,45469, на вход 11 третьего коэффициента - число п3 2, на вход 12 количества итерации - k3 2, на вход 3 аргумента устройства - значение аргумента х (примем х 0,75), на вход 4 синхронизации устройства - синхроимпульс х , который своим передним фронтом обнуляет счетчик 15 и записывает значение х 0,75 в регистр 5. На выходе первого вычитателя 7 имеем 1,71285 - 0,75 0,96285;

на выходе квадратора 9

0.962852 - 0,927081;

на выходе сумматора 10

0,45469 + 0,927081 « 1,381770, которое задним фронтом синхроимпульс х1 записывается в выходной регистр 6, следовательно, на выходе 19 устройства

У0 1,381770;

на выходе умножителя 13

(х.у0) « 0,75 х 1,381770 1,036327 на выходе вычитателя 8

2 - х.у0 2-1,036327 0,9636725; на выходе умножителя у (2-ху0)ху0 1,381770x0,9636725 1,331573.

По окончании переходных процессов в умножителе 14 блок 17 вырабатцвает импульс, который своим передним фронтом через элемент И записывает значения J. 1,331573 в регистр 6, а задним фронтом устанавливает на выходе счетчика 15 коэффициент k 1

На выходе схемы 16 сравнения по-прежнему находится

На выходе умножителя 13

ху, 0,75 х 1,331573 0,9986802; на выходе вычитателя 8

2 - ху, 2 - 0,9986802 1,001319 на выходе умножителя 14 у« (2-xyf) ху - 1,001319x1,331573 1,333330.

По окончании переходных процессов в умножителе 14 блок вырабатывает импульс, который своим передним фронтом через элемент И записывает значеповышения быстродействия, устройство содержит второй вычитатель, квадратор, рчетчик, схему сравнения и элемент И, выход которого соединен с счетным входом счетчика и первым синхровхо- дом второго регистра, информационный вход которого соединен с выходом второго умножителя и входом блока формирования сигналов синхронизации, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом схемы сравнения, первый вход которой соединен с входом

Изобретение относится к вычислительной технике, в частности к устройствам специализированного назначения для определения обратной величины числа, и может быть использовано в различных областях народного, хозяйства, в системах автоматизированного управления. Цель изобретения - повышение быстродействия. Сущность изобретения заключается в создании структуры вычислительного устройства, которая позволяет сократить количество итераций за счет введения вычитателя 7, квадратора 90 счетчика 15, схемы сравнения 16 и элемента И, в устройство, содержащее регистры 5, 6, вычислитель 8, сумматор 10, умножители 13, 14 и блок 17 формирования сигналов синхронизации. 1,.ил„ rt

кие у Ј 1,333330 в регистр 6, а зад- jc количества итераций устройства, втоним фронтом устанавливает на выхода счетчика 15 коэффициент к 2, следовательно, на выходе схемы 16 сравнения появляется О, запрещающий запись в регистр 6, на выходе 19 устройства появляется результат операции, полученной при k-й итерации.

В приведенном примере за две итерации получен результат с точностью до- 5 знаков после запятой.

Формула изобретения Устройство для определения обратной величины числа, содержащее два

рой вход схемы сравнения соединен с выходом счетчика, синхровход которого соединен с входом синхронизат ции устройства, с синхровходом пер20 вого регистра и вторым синхровходом второго регистра, вход начальной установки которого соединен с выходим сумматора, вход второго слагаемого которого соединен с выходом квадра25 тора, вход которого соединен с выходо второго вычитателя, вход уменьшаемого которого соединен с входом задания второго коэффициента устройства, выход первого регистра соединен с

регистра, сумматор, первый вычитатель, JQ входом вычитаемого второго вычитадва умножителя и блок формирования сигналов синхронизации, причем вход аргумента устройства соединен с информационным входом первого регистра, выход второго регистра соединен с входом первого сомножителя первого умножителя, выход которого соединен с входом вычитаемого первого вычитателя, вход задания первого коэффициента устройства соединен с входом первого слагаемого сумматора, отличающееся тем, что, с целью

35

40

теля, вход задания третьего коэффиц ента устройства соединен с входом уменьшаемого первого вычитателя, вы ход которого соединен с входом перв го сомножителя второго умножителя, вход второго сомножителя которого с единен с входом первого сомножителя первого умножителя, вход второго со множителя которого соединен с входо аргумента устройства, выход второго регистра соединен с выходом устройства. .

количества итераций устройства, второй вход схемы сравнения соединен с выходом счетчика, синхровход которого соединен с входом синхронизат ции устройства, с синхровходом первого регистра и вторым синхровходом второго регистра, вход начальной установки которого соединен с выходим сумматора, вход второго слагаемого которого соединен с выходом квадратора, вход которого соединен с выходом второго вычитателя, вход уменьшаемого которого соединен с входом задания второго коэффициента устройства, выход первого регистра соединен с

входом вычитаемого второго вычита

теля, вход задания третьего коэффициента устройства соединен с входом уменьшаемого первого вычитателя, выход которого соединен с входом первого сомножителя второго умножителя, вход второго сомножителя которого соединен с входом первого сомножителя первого умножителя, вход второго сомножителя которого соединен с входом аргумента устройства, выход второго регистра соединен с выходом устройства. .