Многоканальный измеритель интервалов времени Советский патент 1996 года по МПК G04F10/04 

1

(22) 11.04.89

(21) 4678481/21 (46) 27.09.96 Бюл. № 27 (72) Берестов С.И., Сажин С.А., Субботин В.Т., Черников В.И.

(54) МНОГОКАНАЛЬНЫЙ ИЗМЕРИТЕЛЬ ИНТЕРВАЛОВ ВРЕМЕНИ (57) Изобретение относится к измерительной технике и может быть использовано в системах обработки информации. Целью является повышение разрешающей способности. Цель достигается введением в многоканальный измеритель интервалов времени

кольцевого сдвигающего регистра 4 считывания, кольцевого сдвигающего регистра 5 записи, формирователей 6 и 7 импульсов, счетчика 9 адреса, регистров 10 и 11 адреса, входных регистров 14-21 и выходных регистров 30-37. Измеритель содержит так же генератор 1 импульсов, элемент И 2, элемент ИЛИ 3, счетчик адреса 8, пусковой триггер 12, входные триггеры 13.1-13.N. запоминающие устройства 22-29, шину Считывание, шину Пуск, N входных и N выходных информационных шин. 1 ил.

in

С

а

Ui

н О

ос

о

о

20

о

(ю

о

D я

Изобретение относится к измерительной технике и может быть использовано в системах обработки информации.

Целью изобретения является повышение разрешающей способности.

Повышение разрешающей способности достигается за счет регистрации входных импульсных сигналов, фиксирующих измеряемые интервалы времени, при неизменном времени записи в запоминающие устройства, объединенные по управляющим входам в L групп с равным числом М запоминающих устройств в каждой, и подключении каждой L группы к одному счетчику адреса. Информационные входы каждого запоминающего устройства через входные регистры подключены поразрядно к информационным входам измерительных каналов.

Входные импульсные сигналы регистрируются во входных регистрах и записываются в запоминающие устройства одной группы.

Запись в запоминающие устройства осуществляется с периодичностью срабатывания входных регистров, причем время регистрации одного входного импульсного времени во входном регистре во столько раз меньше времени записи в запоминающее устройство, сколько запоминающих устройств использовано в измерителе.

На чертеже представлена функциональная схема многоканального измерителя интервалов времени, в котором использовано запоминающих устройств, объединенных в группы по в каждой.

Многоканальный измеритель интервалов времени содержит генератор 1 импульсов, элемент И 2, элемент И 3, кольцевой сдвигающий регистр 4 считывания, кольцевой сдвигающий регистр 5 записи, формирователи 6 и 7 импульсов, счетчики адреса 8 и 9 регистры адреса 10 и 11, пусковой триггер 12, N входных триггеров 13.1-13.N, где N - число входных каналов, первую 14-17 и вторую 18-21 группы входных регистров, первую 22-25 и вторую 26-29 группы запоминающих устройств, первую 30-33 и вторую 34-37 группы выходных регистров, шину Считывание, шину Пуск, N входных и N выходных информационных шин.

Выход генератора 1 импульсов соединен с первым входом элемента И 2, выход которого подключен к объединенным R-вхо- дам N входных триггеров 13 и к первому входу элемента ИЛИ 3, второй вход которого соединен с шиной Считывание.

Шина Пуск подключена к S-входу пускового триггера 12, прямой выход которого соединен с вторым входом элемента И 2, а инверсный выход - с объединенными входами Запись/считывание запоминающих устройств 22-29.

Входные информационные шины соединены с S-входами входных триггеров 13.1- 13.N.

Прямые выходы входных триггеров 13.1- 13.N соединены с информационными входами входных регистров 14-21. Информационные выходы входных регистров 14-21 подключены к информационным входам соответственно запоминающих устройств 22-29 соответственно.

Информационные выходы запоминающих устройств 22-29 соединены с информационными входами выходных регистров 30-37, информационные выходы которых подключены к информационным выходным шинам измерителя.

Шина Считывание подключена к тактовому входу кольцевого сдвигающего регистра 4, информационные выходы которого с 1-го по 8-ой соединены с входами Разрешения записи выходных регистров 30-37 соответственно. Информационные выходы счетчиков 8 и 9 адреса подключены к информационным входам регистров адреса 10 и 11 соответственно. Информационные выходы регистров адреса 10 и 11 связаны с адресными входами запоминающих устройств 22-25 и 26-29 соответственно.

Выход элемента ИЛИ 3 подключен к тактовому входу кольцевого сдвигающего регистра 5 записи, информационные выходы которого с 1-го по 8-й соединены с тактовыми входами входных регистров 14-21 соответственно, а его 1-й и 5-й выходы подключены к входам формирователей 6 и 7 импульсов соответственно. Выходы формирователей 6 и 7 соединены соответственно со счетными входами счетчиков адреса 8 и 9, входами ввода информации регистров 10 и 11 объединенными входами Выбор микросхемы запоминающих устройств 22-25 и 26-29. Входы управления ввода информационных входных регистров 14-21 подключены к инверсному выходу пускового триггера 12. Выход старшего разряда регистра 11 адреса соединен с R-входом пускового триггера 12.

Многоканальный измеритель интервалов времени работает следующим образом.

В исходном состоянии пусковой триггер 12 установлен в нулевое состояние. Уровень логического нуля с его прямого выхода запирает элемент И 2 и запрещает прохождение импульсов с выхода генератора 1 импульсов. Уровень логической единицы с

инверсного выхода пускового триггера поступает на вход управления вывода информации входных регистров 14-21 и запрещает поступление информации на их выходы и на входы Запись/считывание запоминающих устройств 22-29, устанавливая их в режим считывания.

Кольцевые сдвигающие регистры 4 и 5 считывания и записи, регистры адреса 10 и 11 и триггеры 13.1-13.N установлены в нулевое состояние. На счетчиках адреса 8 и 9 установлен двоичный код, эквивалентный единице.

При поступлении пускового сигнала по шине Пуск пусковой триггер 12 переключается в единичное состояние и отпирает элемент И 2. Уровень логического нуля с инверсного выхода пускового триггера 12 устанавливает входные регистры 14-21 во включенное состояние по входу Разрешение, а запоминающие устройства 22-29 - в режим записи по входу Запись/считывание.

Тактовые импульсы с выхода генератора 1 импульсов через элементы И 2 и ИЛИ 3 поступают на тактовый вход сдвигающего регистра 5 записи, на выходах которого формируются последовательно сдвинутые на один период тактовых импульсов выходные импульсы, которые поочередно поступают на входы записи входных регистров 14-21, производят в них запись информации.

Информация на входы данных каждого входного регистра поразрядно поступает с выходов входных триггеров 13.1-13.N в виде уровня логической единицы или нуля в зависимости от наличия или отсутствия входных импульсных сигналов на информационных входах в течение текущего такта.

Каждый измерительный канал работает следующим образом.

Входные импульсные сигналы, поступая на S-входы входных триггеров 13, устанавливают их в единичное состояние, а импульсы с выхода генератора 1 импульсов, поступая на R-вход через элемент И 2, переключают их в нулевое состояние. На выходе триггеров 13 формируются импульсы, синхронизованные с тактами, в течение которых поступили входные сигналы, фиксирующие измеряемые интервалы времени.

На входы записи входных регистров 14-21 поступают сигналы управления, синхронизованные с тактовыми импульсами, производят последовательную запись в них уровней логической единицы, если в течение соответствующих тактов поступили входные сигналы, или уровень логического нуля, если входные сигналы не поступили.

12

516866

Информация на выходе каждого входного

регистра удерживается в течение восьми тактов, за которые она записывается в соответствующее запоминающее устройство. Запись информации во все запоминающие устройства одной группы осуществляется одновременно по сигналу, поступающему с выхода соответствующего формирователя на входы Выбор микросхемы запоминающих устройств.

За первые четыре такта последовательно происходит выставление информации на входах данных запоминающих устройств данной группы с выходов соответствующих входных регистров и за следующие четыре такта информация записывается в запоминающие устройства.

Сигналы на выходах формирователей 6 и 7 формируются по импульсам с первого и пятого выходов сдвигающего регистра 5 записи.

В течение восьмитактового цикла записи на адресных входах запоминающих устройств одной группы удерживается код адреса, поступающий с выходов соответствующего регистра адреса, запись кода адреса в который с выходов соответствующего счетчика адреса осуществляется по положительному перепаду сигнала с выхода соответствующего формирователя, поступающего на вход записи регистра адреса.

Так как положительный перепад сигнала Выбор микросхемы соответствует окончанию цикла записи, то удержание кода адреса перекрывает цикл записи.

Смена кода адреса на адресных входах запоминающих устройств происходит в паузах между сигналами Выбор микросхемы.

Одновременно с записью кода адреса в регистр адреса соответствующий ему счетчик начинает счет следующего кода адреса по положительному перепаду сигнала Выбор микросхемы, поступающему на счетный вход счетчика адреса с выхода соответствующего формирователя сигналов, и через время, равное времени срабатывания счетчика, код адреса выставляется на входах регистра адреса, который производит запись этого кода по окончании текущего цикла записи.

Таким образом, входной импульсный сигнал, поступивший на данный измерительный канал в течение какого-либо такта, регистрируется в соответствующем входном регистре, который срабатывает по синхронизированному с данным тактом сигналу управления. Далее в течение следующих восьми тактов информация из входных регистров записывается в соответствующие

запоминающие устройства по адресу, код которого кратен числу восемь и пропорционален временному интервалу с момента поступления пускового сигнала, а положение рассматриваемого такта в восьмитактовом отрезке времени, заданном кодом адреса, определяется порядковым номером запоминающего устройства.

Временное положение входного сигнала, фиксирующего интервал времени, однозначно определяется с точностью до одного такта кодом адреса, по которому записан уровень логической единицы, и порядковым номером запоминающего устройства, в который осуществлена запись.

При переполнении счетчика 9 на его выходе переполнения формируется сигнал, который по окончании последнего цикла записи записывается в старший разряд регистра адреса 11 и поступает на R-вход пускового триггера 12. Пусковой триггер обнуляется и уровень логического нуля с его прямого выхода поступает на второй вход элемента И 2 и блокирует прохождение импульсов с выхода генератора 1 импульсов.

Поступление тактовых импульсов на вход кольцевого сдвигающего регистра 5 прекращается, в результате чего заканчивается формирование импульсов записи на входные регистры 14-21, импульсов Выбор микросхемы на входы запоминающих устройств 22-29, импульсов на входы счетчиков 8 и 9 и регистры адреса 10 и 11.

На этом процесс регистрации, кодирования и записи информации в заполняющие устройства заканчивается.

Считывание информации осуществляется следующим образом.

В исходном состоянии пусковой триггер 12 установлен в нулевое состояние, при котором уровнем логического нуля с его прямого выхода запрещается прохождение

ФОРМУЛА ИЗОБРЕТЕНИЯ

Многоканальный измеритель интервалов времени, содержащий генератор импульсов, элемент И, элемент ИЛИ, счетчик адреса, пусковой триггер, N входных триггеров, К запоминающих устройств, шину Считывание, шину Пуск, N входных и N выходных информационных шин, причем выход генератора импульсов соединен с первым входом элемента И, выход которого подключен к объединенным R-входам N входных триггеров и первому входу элемента ИЛИ, второй вход которого соединен с шиной Считывание, шина Пуск подключена к S-входу пускового триггера, прямой выход которого

6516868

импульсов с выхода генератора 1 импульсов через элемент И 2, а уровнем логической единицы с инверсного выхода выключаются входные регистры 14-21 по входам Разрешение и устанавливаются в режим считывания по входам Запись/считывание запоминающие устройства 22-29.

Импульсы Считывание с одноименной шины через элемент ИЛИ 3 поступают на тактовый вход кольцевого сдвигающего регистра 5 записи, импульсами с первого и пятого выходов которого формирователями 6 и 7 формируются импульсы, поступающие на входы Выбор микросхемы запоминающих устройств первой 22-25 И второй 26-29 групп соответственно.

Кроме того, импульсы Считывание поступают на тактовый вход кольцевого сдвигающего регистра 4 считывания, на восьми выходах которого последовательно формируются импульсы, повторяющие импульсы Считывание и поочередно поступающие на входы разрешения выходных регистров 30-37, и последовательно подключают выходы запоминающих устройств 22-29 к выходным информационным шинам.

При считывании в каком-либо канале уровня логической единицы порядковый номер импульса Считывание будет пропорционален зарегистрированному интервалу времени в данном канале.

Для определения значения зафиксированного интервала времени необходимо зафиксированный номер импульса Считывание умножить на величину длительности одного такта при регистрации и записи информации.

Изобретение позволяет повысить разрешающую способность измерителя за счет использования L групп запоминающих устройство по М запоминающих устройств в каждой.

соединен с вторым входом элемента И, а инверсный подключен к объединенным входам Запись/считывание запоминающих устройств, входные информационные шины измерителя с первого по N-й соединены с S-входами входных триггеров с первого по N-й соответственно, отличающийся тем, что, с целью повышения разрешающей способности, в него дополнительно введены кольцевой сдвигающий регистр считывания, кольцевой сдвигающей регистр записи, L формирователей импульсов, L - 1 счетчиков адреса, L регистров адреса, К входных регистров и К выходных регистров, причем

прямые выходы входных триггеров с первого по N-й соединены с информационными входами соответственно с первого по N-й всех К входных регистров, информационные выходы с первого по N-й входных регистров с первого по К-й подключены к информационным входам соответственно с первого по N-й запоминающих устройств с первого по К-й соответственно, информационные выходы с первого по N-й запоминающих устройств с первого по К-й соединены с информационными входами с первого по N-й выходных регистров с первого по К-й соответственно, информационные выходы которых с первого по N-й подключены к информационным выходным шинам с первой по N-ую соответственно, шина Считывание подключена к тактовому входу кольцевого сдвигающего регистра считывания, К информационных выходов которого с первого по К-й соединены с входами Разрешение записи выходных регистров с первого по К-й соответственно, информационные выходы каждого счетчика адреса с первого по L-й подключены к информационным входам регистров адреса с первого по L-й соответственно, информационные выходы каждого из которых с первого по L-й соединены с

адресными входами запоминающих устройств с первого по М-й в каждой из L групп, где М - число запоминающих устройств, объединенных в L групп по М K/L в каждой, выход элемента ИЛИ подключен к тактовому входу кольцевого сдвигающего регистра записи, К информационных выходов которого с первого по К-й соединены с тактовыми входами входных регистров с первого по К-й соответственно, а его выходы 1, РМ + 1, где Р 1, 2, 3,...,L подключены к входам с первого по L-й формирователей импульсов соответственно, выходы каждого из которых с первого по L-й соединены со счетными входами счетчиков адреса с первого по L-й, входами ввода информации регистров адреса с первого по L-й и объединенными входами Выбор микросхемы запоминающих устройств с первого по М-й соответствующей с первой по L-ую групп запоминающих устройств соответственно, а входы управления ввода информации всех входных регистров подключены к инверсному выходу пускового триггера, а выход старшего разряда L-ro регистра адреса соединен с R-входом пускового триггера.