Устройство цифровой фазовой автоподстройки частоты Советский патент 1991 года по МПК H03L7/00 

ё

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении контроллеров накопителей на гибких магнитных дисках для синхронизации процесса считывания информации. Устройство позволяет осуществить синхронизацию процесса считывания информации с магнитного диска, частота вращения которого изменяется в интервале до двух процентов. Целью изобретения является увеличение точности автоподстройки. Поставленная цель достигается за счет введения триггеров 6-10, элемента ИЛИ 11. коммутатора 12 и новых связей. 5 ил.

О

сл о о VI ю

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении контроллеров накопителей на гибких магнитных дисках для синхронизации процесса считывания информации, а также для синхронизации обмена информацией между устройствами.

Целью изобретения является увеличение точности автоподстройки.

На фиг. 1 изображена схема устройства; на фиг. 2-5 - диаграммы, поясняющие принцип его работы.

Устройство содержит счетный триггер 1, элементы НЕ 2, тактоеый вход 3, управля емый делитель 4 частоты с коэффициентом деления на восемь, счетный триггер 5, триггеры 6-10, элемент ИЛИ 11, коммутатор 12. вход 13 начальной установки, первой информационный выход 14,информационный вход 15, второй информационный выход 16. Делитель 4 частоты содержит элемент НЕ 17, регистр 18, коммутатор 19.

Устройство имеет следующие сигналы (см. фиг. 2-5): А - сигнал на четвертом выходе регистра 18 делителя 4 частоты; В - сигнал на пятом выходе регистра 18; С - сигнал на синхровходе регистра 18; D - сигнал на выходе триггера 8; Е - сигнал на выходе 14; F - сигнал на выходе коммутатора -12. G - сигнал на пходе 3; Н - сигнал на входе 15; : - сигнал на прямом выходе триггера 10; R - сигнал на входе 13.

Устройство работает следующим образом.

На актовый вход 3 поступает тактовый сигнал G (меандр) частоюй 8мГц, на вход 15 поступает информационный сигнал Н кода МФМ (модифицированная фазовая модуляция) с периодами Т; 1,51 и 2 Т, гдеТМ МКС, причем период сигнала МФМ - сигнала, считанного с магнитного носителя НГМД (накопитель на гибком магнитном диске), изменяется в интервале плюс/минус 2%. Задача устройства - выработать синхросигнал на выходе 16с периодом 4 МКС такой, чтобы его фаза совпадала с фазой выходного сигнала Е, соответствующего входному информационному сигналу Н, в интервале частот плюс/минус 2% и чтобы отдельные информационные импульсы, несущие в себе фазовые искажения в пределах окна детектирования устройства, не сбивал 1 синхронизацию.

Работа составных частей устройства.

Каждый импульс сигнала Н устанавливает выход триггера 7 в высокое состояние. а задний фронт тактового сигнала G устанавливает прямой выход триггера 6 в соответствии с этим состоянием, сбрасывая при этом триггер 7. Таким образом, формируется информационный импульс Е (фиг. 3) с длительностью, равной периоду тактового сигнала G. Синхронизировать входные информационные импульсы Н относительно

тактового сигнала G необходимо, так как в противном случае возможны наложения фронтов на входах триггера 8, что нежелательно.

Регистр 18 сдвига работает следующим

0 образом. В начальный момент времени, когда на входе 15 отсутствуют информационные импульсы Н и сигнал R, запрещающий работу устройства, установлен в низкое состояние - все выходы регистра 18 очищены,

5 но как только на входе 13 установится высокий уровень, iia выходе регистра 18 начнет формироваться сигнал А, рэвныи частному от деления на восемь сигнала С. Сигнал А через элемент НЕ 17 поступает на счетный

0 триггер 5, регистр 18 сдвига работает в ре- делителя частоты сигнала С, поскольку он охвачен отрицательной обратной связью через элемент НЕ 17 и коммутатор 19 управляемый сигналом F. В отсутствии

5 сигнала Н сигнал F всегда низкий - это разрешает отрицательную обратную связь регистра 18 и обеспечивает постоянный режим деления частоты (фиг. 2). При поступлении импульса сигнала Н сигнал F устано0 ви1ся высоким на время, равное периоду ciii наля С, соответственно на это время устанавливается положительная обратная связь регистра 18 сдвига и обеспечивается режлм изменения фазы сигнала А (фиг. 5).

5При поступлении информационного импутьса Н включится в работу триггер 8, который должен определить: опережает или отстает сигнал Е относительно сигнала А. Если опережает, то сигнал D установится

0 высоким, если отстает - то низким. Сигнал D является признаком фазы. Чтобы в соответствии с признаком фазы выполнить действия, направленнныо на компенсацию отклонения фазы, необходимо выработать

5 синхроимпульс, который произвел эти действия. Для этого существует схема, состоящая из триггеров 9 и 10 и элемента 11, которая синхронизирует сигнал Е сигналом А и вырабатывает импульс I после установ0 ления признака . Эта схема работает Следующим образом (фиг. 4). Сигнал Е уста- наЕ ивает выход триггера 9 в низкое состояние, разрешая тем самым поступление сигнала А на тактовый вход триггера 10, т. е.

5 первый импульс сигнала Л после прихода сигнала Е установит сигнал I в высокое состояние, очистит триггер 9, а затем низким уровнем очистит триггер 10. Длительность импульса I будет раьна длительности импульса сигнала A. FIO каждому импульсу

возникает сигнал I- разрешение положительной обратной связи регистра 18 сдвига, что равнозначно инвертированию состояния на выходе коммутатора 19 по отношению к тому состоянию, которое возникает при отсутствии сигнала F. Соответственно, происходит либо исключение одного такта низкого состояния сигнала А, либо добавление его высокого состояния.

Пятый триггер регистра 18 сдвига с выходным сигналом В работает всегда в режиме отрицательной обратной связи подобно первому триггеру регистра сдвига в отсутствии сигнала F и используется для формирования сигнала F на коммутаторе 12.

VcTponCTBO постоянно настроено на поиск противоположного состояния фазь1. Определив на триггере опережение фазы сигнала Е относительно сигнала А, устройство с каждым тактом сигнала Н постепенно выбирает разность фаз и стремится добиться отставания сигнала Е от сигнала А. Как только эго происходит, начинается обратный процесс. В результате на выходах 14 и 16 устройства формируются синхронные сигналы, причем информационный сигнал Е колеблется относительно центра импульса на выходе 16 (либо положительного, либо от рицательного - в зависимости от поступающих данных) в интервале, равном сумме периода сигнала С и отклонения среднею периода информационного сигнала Е от идеального.

Предлагаемое устройство для цифровой автоподстройки фазы может быть использовано для синхронизации данных при считывании информации с НГМД, поступающей как с частотой 250 кГц, так и частотой 500 кГц. Для этого необходимо на входе 3 вместо частоты 8 мГц установить тактовый сигнал с частотой 16 мГц.

Для схемотехнического исполнения предлагаемого устройства рекомендуется использовать микросхемы серии К555, К531 и др.

Формула изобретения

Устройство цифровой фазовой автоподстройки частоты, содержащее два счетных триггера, элемент НЕ, управляемый делитель частоты, отличающееся тем, что,

с целью увеличения точности автоподстройки, в устройство введены пять триггеров, элемент ИЛИ, коммутатор, причем счетный вход первого счетного триггера соединен с

входом первого элемента НЕ и является тактовым входом устройства, выход первого элемента НЕ соединен с синхровходом первого триггера, инверсный выход которого соединен с входом сброса в О второго

триггера, выход которого соединен с информационным входом первого триггера, прямой выход первого триггера соединен с синхровходами третьего и четвертого триггеров и является первым информационным

выходом устройства, инверсный выход четвертого триггера соединен с первым входом элемента ИЛИ, выход которого соединен с синхровходом пятого триггера, инверсный выход которого соединен с входом сброса в

О четвертого триггера, прямой выход пятого триггера соединен со стробирующим входом коммутатора, выход третьего триггера соединен с первым инверсным управляющим входом коммутатора и с вторым управляющим входомкоммутатора,

информационный вход второго триггера соединен с информационными входами четвертого и пятого триггеров и додключен к шине единичного потенциала устройства,

выход коммутатора соединен с входом запуска управляемого делителя частоты, первый информационный выход которого соединен с первым инверсным информационным входом коммутатора, второй информационный

вход которого соединен с вторым информационным выходом управляемого делителя частоты, третий информационный выход которого соединен с информационным входом третьего триггера, с входом сброса в О

пятого триггера и с вторым входом элемента ИЛИ, четвертый информационный выход управляемого делителя частоты соединен со счетным входом второго счетного триггера, выход которого является вторым информационным выходом устройства, вход сброса в О управляемого делителя частоты является входом начальной установки устройства, счетный вход второго счетного триггера является информационным входом устройства.

с гLЛLГLПJПJ JЯJaJЛJ JT