Устройство для контроля хода микропрограмм Советский патент 1991 года по МПК G06F11/28 

оэ

О5

j ю

Изобретение относится к вычислительной технике и может использоваться в системах функционального диагностирования ЭВМ.

Цель изобретения - повышение достоверности контроля.

На чертеже приведена функциональ- схема устройства.

1 Устройство содержит группу регист- ррв 1.1-1.П, группу входов 2 записи, регистры 3 и 4, блок 5 сложения по мЬдулю два, параллельный сигнатурный анализатор 6, блок 7 сравнения, блок 8, памяти, элемент И 9, группы 10.1- 10.п, 11,12 информационных входов, тактовые входы 13 и 14, вход 15 раз- р ешения выдачи результата, вход 16 Задания режима, выход 17 сигнала ошибки и вход 18 начальной установки.

Сущность изобретения состоит в , что для достоверного кодирования ершин граф - схемы алгоритма (ГСА) микропрограммы применен параллельный Сигнатурный анализатор в режиме ге- нератора периодической последовательности. При неизменных значениях по- фенциалов на входах ПСА 6 на его выходе генерируется периодическая последовательность, период которой зависит от вида характеристического полинома. При определенном выборе полинома такая последовательность имеет период 2т-1, где т - степень характеристического полинома, и носит название М-последовательности.

В устройстве основным рабочим режимом ПСА является режим генерации М-последовательности. Разрядность ПСА выбирается из соотношения NЈ2-1, где N - количество вершин ГСА. Сигнал коррекции на каждом такте подбирается так, чтобы сигналы на параллельных входах ПСА были равны нулю.

Весь период генерации расчленяет- ся на участки, длина которых определяется длиной линейных участков, на которые может быть расчленена исполняемая ГСА. Порядок расчленения носит произвольный характер. Затем обеспечи вается подстройка ПСА при переходе от одного линейного участка к другому так, чтобы на каждом участке генерировался уникальный фрагмент числовой последовательности.

Тем самым устанавливается взаимнооднозначное соответствие между вершинами ГСА и представляющими их состояниями ItCAs что создает предпосылки

для качественного контроля хода микропрограмм.

Выделим ошибки двух типов. Ошибки первого типа сопровождаются искажением сжимаемых управляющих сигналов. Ошибки второго типа могут не вызыват такого искажения, но приводить к неверным переходам в микропрограмме. Принцип контроля ошибок первого типа состоит в том, что их проявление приводит к формированию ненулевого сигнала на входе ПСА, который тем самым изменяет режим работы.

Поэтому к моменту контроля его состояние отлично от законного эталонного . Принцип контроля ошибок второго рода состоит в том, что при несанкционированном переходе продолжаеся генерация того фрагмента М - послдовательности, который запланирован для соответствующего участка. Это также выявится при сравнении с эталоном.

Устройство работает следующим образом.

Сигнал начальной установки на входе 18 устройства поступает на одноименный вход анализатора 6, переводя его в единичное состояние.

Единичные коды поступают на старшие разряды адреса блока 8, в котором в данной ячейке хранится код 1UO...OO. Единичный разряд этого кода с выхода разрешения подстройки поступает на вход элемента И 9, на втором входе которого установлен разрешающий потенциал с входа 16 устройства, а с выхода элемента И 9 на тактовый вход регистра 4. Нулевые разряды с выходов блока 8 поступают на входы регистра 4 и записываются в нем. Устройство готово к работе.. I

На группы информационных входов 10,1 -10.п поступают контролируемые сигналы с различных выводов объекта контроля микропрограммного устройств управления. Код на группу информационных входов 11 поступает о выходов поля коррекции регистра микрокоманды объекта контроля. Обозначим D. i-тую группу входов блока 5, его выход Y, а К - состояние группы входов 12 коррекции устройства. Запишем условия, определяющие значение сигнала на группе входов 11 коррекции: , © D4. Тогда при D.,K и , , © Dz© K).

51

Для обеспечения нормальной работы устройства сигналы на входы 2,13 подаются одновременно.

Таким образом, устройство работае на линейных участках ГСА.

В условных вершинах одно значение сигнала логического условия вызывает переход на новый линейный участок, а при другом сохраняется следование в рамках прежнего линейного участка. Сигнатура вершины ветвления с выходов анализатора 6 поступает на старшие разряды адреса блока 8. На его младший разряд адреса поступает анализируемое логическое условие. При соответствующем его значении с выхода разрешения подстройки через элемент И 9, открытый сигналом системной синхронизации через вход 14 устройства, поступает сигнал на тактовый вход регистра 4, а на его входы данных подаются значения кода подстройки П с одноименного выхода блока 8.

На выходе блока 5 формируется код

® DЈ © К ©П, который параллельно загружается в анализатор 6, устанавливая его в исходное состояние для отработки нового линейного участка.

Управляющие сигналы на входах 13 и 18 отсутствуют, а на входе 2 имеют активное значение. Здесь .по-прежнему

,

D2, откуда следует и код

подстройки равен начальному значению сигнатуры нового линейного участка.

Отметим следующую особенность. После первой подстройки в ветвлении в регистре 4 фиксируется определенный для данной ветви код П: . Поэтому затем при движении по линейному участ- ку входной код анализатора 6 равен , © Da © К © П j. Для получения как и прежде условия необходимо код коррекции задать равным (© П: . Это выражение является общим для вычисления кода коррекции в вершинах, следующих за ветвлением на новом линейном участке.

Для случая схождения ветвей рассмотрим работу устройства при движении по той ветви, которой соответствует завершение линейного участка. Последняя вершина перед вершиной схождения является местом безусловной подстройки, а предпоследняя - местом безусловной коррекции. Для выполнения контроля на группу 1 инфор0

5

0

5

мационных входов устройства подается эталонный код, который в блоке 7 сравнивается с состоянием анализатора 6, в результате под действием сигнала на входе 15 поступает на выход 17 сигнала ошибки устройства.

Процесс генерации в ПСА 6 при этом не искажается.

После выполнения этой микрокоманды на старших разрядах адреса блока 8 сформирован код, являющийся признаком, безусловной подстройки. Код подстройки подается на входы данных регистра 4, а сигнал разрешения подстройки поступает на первый вход элемента И 9. ; В следующей микрокоманде выполняется подстройка ПАС. Для этого подаются управляющие сигналы на входы 2 и 14. В ПСА 6 параллельно заносится код + D + К + П. Причем для данной вершины © D. и тогда код подстройки равен состоянию ПСА 6, которое нужно установить в вершине схождения.

Контроль микропрограммы может выполняться в любых микрокомандах. Для этого необходимо своевременно выставить эталонное значение на входах 12 и подать сигнал разрешения на вход 15 устройства.

При искажении управляющих сигналов, формируемых на i-м такте микрокоманды, на входы 10.1-Ю.п устройства поступает искаженный код. Следствием этого будет неравенство нулю входного кода ПСА на этом такте, что вызывает изменение генерируемой последовательности. Такое изменение обнаруживается при первом сопоставлении с эталоном. Существенным является то, что анализируемые выводы микропроцессорного устройства не ограничены адресной шиной, а могут включать выходы регист- с ра микрокоманд, а также любые другие выводы, сигналы которых однозначно связаны с исполняемой микрокомандой.

Рассмотрим процедуру обнаружения ошибок перехода. Неверный переход не о оказывает влияния на работу ПСА, так как на входы последнего продолжают поступать нулевые входные сигналы. Выделим как наиболее сложный случай ошибочный переход между двумя сходя- 5 щимися ветвями. Если длины участков, пройденных по ветвям, при ошибке и без нее различны, то после схождения любое сравнение с эталоном выявляет ошибку, так как количество тактов

0

5

0

генерации по верному пути и по пути, пройденному в результате ошибки, не совпадают. Даже если схема в результате ошибки отработала то же количество тактов, что и на верном пути, то перед схождением ветвей по одной из ветвей предусмотрена коррекция и сравнение с эталоном.

Следовательно, и в этом случае ошибка будет выявляться.

Формула изобретения

Устройство для контроля хода микропрограмм, содержащее первый ре- гиЈтр, параллельный сигнатурный ана- и блок сравнения, управляющий вх|эд и выход которого образуют соот- ве|гственно вход разрешения выдачи ре- зультата и выход сигнала ошибки уст- роцства, группа информационных входов и тактовый вход первого регистра образуют соответственно первую группу информационных входов устройства для подключения к выходам поля коррекции регистра микрокоманд объекта контроля и вход записи устройства, группа информационных выходов параллельного сигнатурного анализатора соединена с первой группой информационных вхо- дрв блока сравнения, отличающееся тем, что, с целью увеличения достоверности контроля, оно дополнительно содержит второй регистр, группу регистров, блок сложения по модулю два, блок памяти и элемент И, причем i-я группа входов блока сложения по модулю два соединена с группой разрядных выходов 1-го регистра группы (, n), группа выходов бло

5

Q Q

5

0

5

ка сложения по модулю два соединена с группой информационных входов параллельного сигнатурного анализатора, вход разрешения сдвига и вход начальной установки которого образуют первый тактовый вход и вход начальной установки устройства соответственно, группа информационных выходов и вход записи параллельного сигнатурного анализатора соединены соответственно с группой старших разрядов адресных входов блока памяти и выходом элемента И, первый вход которого образует второй тактовый вход устройства, а второй вход подключен к выходу младшего разряда блока памяти, группа выходов старших разрядов которого и выход элемента И соединены соответственно с группой информационных входов и тактовым входом второго регистра, группа разрядных выходов которого и группа разрядных выходов первого регистра соединены с (п+1)-й и (п+2)-й группами входов блока сложения по модулю два, младший разряд адресных входов блока памяти является входом задания режима устройства для подключения к выходу сигнала условия объекта контроля, группа информационных входов 1-го регистра группы образует (1+1)-ю группу информационных входов устройства для подключения к информационным выходам объекта контроля, тактовые входы регистров группы подключены к группе входов записи устройства, вторая группа информационных входов блока сравнения образует (п+2)-ю группу информационных входов устройства для подачи кода эталонной сигнатуры.

Изобретение относится к вычислительной технике и может использоваться в системах функционального диагностирования ЭВМ. Цель изобретения - повышение достоверности контроля. Устройство содержит регистры 1,1 - 1.N, 3, 4, блок 5 сложения по модулю два, блок 7 сравнения, параллельный сигнатурный анализатор (ПСА) 6, блок 8 памяти и элемент И 9. Особенностью устройства является то, что на линейных участках микропрограммы ПСА работает как генератор M-последовательности, что позволяет уменьшить число необнаруживаемых неправильных переходов в контролируемой микропрограмме. 1 ил.