Микропрограммное устройство управления с самоконтролем Советский патент 1988 года по МПК G06F11/36 

Изобретение относится к вычислительной технике и может быть использовано для обнаружения ошибок при тестовом контроле микропрограммы, в частности в устройствах с постоянным микропрограммным обеспечением.

Цель изобретения - повыше1ше достоверности функционирования за счет увеличения полноты тестовой проверки,

На фиг. 1 изображена схема устройства j на фиг. 2 - схема блока сравнения , на фиг. 3 - пример алгоритма микропрограммы, выполняемой устройством.

Микропрограммное устройство управления с самоконтролем (по фиг.1) содержит блок 1 памяти микрокоманд 1, регистр 2 микрокоманд, блок 3 управления переходами, мультиплексор 4, элемент И 5, элемент ИЛИ 6, счетный триггер 7, сигнатурный анализатор 8, схему 9 сравнения, распределитель 10 импульсов, элемент НЕ .11, кроме того, на фиг.. 1 обозначены: вход 12 кода операции устройства, вход 13 логического условия устройства, вход 14 начальной.установки устройства, выход 15 ошибки устройства, выход

16микроопераций устройства, выход

17контроля устройства, выход 18 триггера (он же вход элемента ИЛИ 6), вы ход 19 блока управления переходами, второй информационный вход 20 блока сравнения, первый информационный вход

21блока сравнения, управляющий вход

22блока сравнения.

Блок сравнения 9 (фиг. 2) содержит N схем .23. сложения по модулю два, элемент ИЛИ 24, элемент И 25.

В качестве блока управления переходами 3 может быть ифполйзована двенадцатиразрядная схема управления последовательностью микрокоманд К1804ВУ4, предназначенная для построения блоков микропрограммного управления цифровых устройств, имеющая прямой вход адреса, вход управления режимом (инструкций), вход сигнала условий И выход адреса.

В качестве сигнатурного анализатора 8 может быть использован параллельный регистр сдвига с обратный связями., построенный на двус.тупенчатых триггерах типа D и схемах сл;ожения по модулю два.

На фиг. 3 изображена блок-схема алгоритма микропрограммы, на которой

0

5

0

5

0

5

0

5

0

5

символами А обозначены микрокоманды, к которым не производится услов- ньк переходов, Р - микрокоманда условного перехода, В , Bj, Bj , дополнительные тестовые микрокоманды, являющиеся инструкциями блока 31 управления переходами.

Устройство работает следующим образом.

Принцип работы устройства построен на том, что в блок микрокоманд заносится тестовая микропрограмма, представляющая собой рабочую микропрограмму, преобразованную к тестопригодному виду путем введения дополнительных микрокоман-инструкций, обеспечивающих проверку всех микрокоманд микропрограммы в определенной последовательности. Счетный триггер 7 управляет строгим порядком проверки переходов по условию: сначала значение логического условия не выполняется, т.е. на второй вход сигнала условий блока 3 управления переходами подается 1, затем - выполняется, т.е. на второй вход сигнала условий блока 3 управления переходами подается О. Тестовая микропрограмма размещена в блоке памяти микрокоманд. Режим тестирования идентифицируется для объекта управления присутствием единичного сигнала на выходе 17 режима контроля устройства. Текущий адрес микрокоманды заносится в сигнатурный анализатор 8, где производится его свертка в сигнатуру. Сравнение накопленной сигнатуры с эталонной происходит в блоке 9 сравнения в конце контроля микропрограммы.

В регистре 2 микрокоманд имеются три дополнительных разряда: тестовый , разрешения, сравнения и контроля. В режиме тестирования разряд контроля всегда равен единице, поэтому с выхода регистра 2 микрокоманд на выход 17 устройства передается единичный сигнал, сообщаемьй в управляемую микропрограммным устройством систему о проведении тестирования.

Распределитель 10 импульсов обес- .печивает вьдачу трех серий импульсов, подаваемых на входы занесения регистра 2 микрокоманд, бл(ka 3 управления переходами, сигнатурного анализатора 8, обеспечивающих синхронизацию работы устройства,

Сигнал начальной установки, поступающий на вход 14 устройства, устанавливает в нулевое состояние регистр 2 микрокоманд, счетный триггер 7 и сигнатурный анализатор 8, поступая на их установочные входы. Код инст- - рукций, поступающий из поля инструкций регистра 2 микрокоманд на вход управления режимом блока 3 управления переходами, равен нулю, что соответствует инструкции перехода по нулевому адресу (микрокоманда А в блок-схеме алгоритма микропрограммы, т.е. с выхода 19 блока 3 управления переходами снимается нулевой адрес, поступающий на вход сигнатурного анализатора .8 и обнуляющий его и поступающий на вход блока 1 памяти микрокоманд .1, с выхода которого считьюается микрокоманда А|, хранящаяся по нулевому адресу и поступающая на вход регистра 2 микрокоманд.

Микрокоманда А является операторной, т.е. в ней не производится условного перехода. Для всех оператор- ных вершин (в примере это микрокоман

ды AU , А , А

1 3

А4

полнительные тестовый и сравнения разряды равны

JQ

25

ляющаяся инструкцией В, поступающая на вход регистра 2 микрокоманд,

Поле адреса ветвления инструкции В| содержит единичный код, тестовый разряд и разряд разрешения сравнения равны нулю. Инструкция В,( предназначена для запоминани я в блоке 3 управления переходами адреса следующей микрокоманды, т.е. адреса Р,, и при нулевом сигнале на входе условия блока 3 управления переходами происходит его загрузка информацией, поступающей через первьй вход с выхода 15 мулът.иплексора 4. В режиме тестирования на управляющий вход мультиплексора 4 с выхода разряда контроля регистра 2 микрокоманд всегда поступает единичный сигнал, запрещающий прохождение адреса с внешнего входа 12 устройства и разрещаюш 1й прохождение адреса с выхода поля адреса регистра 2 микрокоманд. Нулевой сигнал с выхода тестового разряда регистра 2 микрокоманд поступает на вход счет- ного триггера 7, который находится в нулевом состоянии, поэтому с его выхода снимается нулевой сигнал, поступающий на вход 18 элемента ИЛИ 6,

20

Изобретение относится, к. вычислительной технике и может быть использовано для обнаружения ошибок при тестовом контроле микропрограммы. Целью изобретения является повышение достоверности функционирования за счет увеличения полноты тестовой проверки. Устройство содержит блок памяти микрокоманд, регистр микрокоманд, блок управления переходами, блок сравнения, распределитель импульсов, элементы И, ИЛИ, НЕ, сигнатурный анализатор, мультиплексор и триггер. Новыми являются элементы И, ИЛИ, НЕ, сигнатурный анализатор, мультиплексор и триггер. В предложенном устройстве рабочая микропрограмма преобразуется к тестопригодному виду путем введения дополнительных микрокоманд-инструкций, обеспечивающих проверку всех микрокоманд микропрограммы в определенной последовательности. Тестовая микропрограмма размещается в блоке памяти микрокоманд. Режим тестирования задается присутствием единичного сиг- наг.а на выходе режима контроля устройства. Текущий адрес микрокоманды заносится д. сигнатурный анализатор, где производится его свертка в сигнатуру. Сравнение накопленной сигнатуры с эталонной происходит в схеме сравнения в конце контроля микропрограммы. Счетный триггер управляет порядком проверки .переходов по условию. В тестовой микропрограмме каждая микрокоманда имеет три дополнительньК 1раз- ряда, которые управляют .работой устройства в тестовом режиме. 3 ил. (Л ijS ю со з

они не влияют на организацию тестово- ЗО на второй вход которого в режиме тесго просмотра микропрограммы. С выход поля микроопераций регистра 2 микрокоманд считывается на выход 16 устройства микроприказ, который поступает в операционную часть и осуществляет на нее воздействие. С выхода поля инструкций регистра 2 микрокоманд считывается код инструкций микрокоманды А,по которому выбирается адрес следующей микрокоманды, поступающей на выход 19, с которого пос-. тупает на вход сигнатурного анализатора 8, где сворачивается в сигнатуру, которая хранится в сигнатурном

анализаторе 8, до поступления следую- 45 РЯДку адресу микрокоманды, т.е..

щего адреса и организации новой сигнатуры, и поступает через входы 20 на схемы 23 сложения по модулю два и элемент ИЛИ 24, с выхода которого поступает на первый вход элемента И 25, на второй вход 22 которого поступает нулевой сигнал с выхода разряда разрешения сравнения регистра 2 микрокоманд, запирающий элемент И 25, т.е. на выход 15 устройства поступает О. Адрес микрокоманды А с выхода 19 поступает в блок 1 памяти микрокоманд, с выхода которого счи- тьшается следующая микрокоманда, яв50

55

адресу Р , считывающемуся с выxqдa на вход сигнатурного анализатора В на вход блока 1 памяти микрокоманд выхода которого в регистр 2 микрок манд считывается микрокоманда Р .

Микрокоманда Р является микрок мандой условного перехода, имеет т товый разряд, равный единице, а ра ряд разрещения сравнения, равный лю. Единичный сигнал с выхода тест вого разряда регистра 2 микрокоман поступает на вход счетного триггер 7, который находится в нулевом сое

5

0

тирования всегда поступает ноль с выхода элемента И 5, на вход которого чё13ез элемент НЕ 11 поступает единичный сигнал с выхода разряда конт- рог.я регистра 2 микрокоманд, запрещающий прохождение значений логических условий с входа 13 ус.тройства. С выхода элемейта ИШ 6 снимается нулевой сигнал, поступающий на вход условия блока 3 управления переходами, обеспечивающий загрузку единичного кода в в блок 3 управления переходами через его адресный вход. Инструкция организует переход к следующему по поЯДку адресу микрокоманды, т.е..

адресу Р , считывающемуся с выxqдa 19 на вход сигнатурного анализатора В и на вход блока 1 памяти микрокоманд, с выхода которого в регистр 2 микрокоанд считывается микрокоманда Р .

Микрокоманда Р является микрокомандой условного перехода, имеет тестовый разряд, равный единице, а разряд разрещения сравнения, равный нулю. Единичный сигнал с выхода тестового разряда регистра 2 микрокоманд поступает на вход счетного триггера 7, который находится в нулевом соетоянии, с выхода счетного триггера 7 единичный сигнал через вход 18 элемента ИЛИ 6 поступает на вход условия блока 3 управления переходами, что означает невыполнение условия, т.е. блоком 3 управления переходами выбирается адрес следующей микрокоманды, находящейся по нулевой ветви логической микрокоманды Р, Этим адресом явлйется адрес микрокоманды Aj

Процедура выборки адресов и записи в сигнатурный анализатор 8 микрокоманд AJ и Ад такая же, как и для микрокоманды А.

Следующая за микрокомандой А микрокоманда, содержащая инструкцию В,, поступает в регистр 2 микрокоманд. Инструкция BT. , имеющая нулевые разряды тестовый и разрешения.сравнения, анализирует состояние блока 3 управ- ления переходами, в который при выполнении инструкции БЗ занесена единица, и так как состояние не равно нулю, выполняется переход к адресу микрокоманды Р, который хранился в блоке 3 управления переходами, состояние блока 3 управления переходами уменьшается на единицу, т.е. становится равным нулю. В регистр 2 микрокоманд из блока 1 памяти микрокоманд 1 считывается микрокоманда , у которой тестовый разряд равен еди нице который с выхода регистра 2 микрокоманд поступает на вход счетного триггера 7, которьй находится в единичном состоянии и с выхода которого нулевой сигнал через вход 18 элемента ИЛИ 6 поступает на второй вход сигнала условия блока 3 управления переходами, что означает выполнение условия, т.е. блоком 3 управления переходами выбирается адрес следующей микрокоманды, находящейся по единичной ветви логической микрокоманды . Этим адресом является адрес микрокоманды Aj. Повторяется формирование адресов микрокоманды А и микрокоманды, содержащей инструкцию Bj, Инструкция Bj, опять анализирует состояние блока 3 управления переходами, и так как теперь оно равно нулю (после первого вьтолнения инструкции Bj) , то блок 3 управления переходами выполнит -переход к следу- нвдей по порядку микрокоманде A j-, которая после выполнения передаст управление микрокоманде, содержащей инструкцию В}.

Инструкция Вз, имеющая тестовый разряд и разряд разрешения сравнения, равные нулю, содержит в поле адреса ветвления адрес эталонной сигнатуры. С выхода тестового разряда регистра 2 микрокоманд нулевой сигнал поступает на вход счетного триг- гера 7, который находится в нулевом

состоянии, с выхода которого нулевой сигнал через вход 18 элемента ИЛИ 6 поступает на вход условия блока 3 управления переходами, разрешающий поступление адреса эталона с второго выхода регистра 2 микрокоманд через мультиплексор 4 выбора адреса на адресный вход блока 3 управления переходами, с выхода 19 которого снимается адрес эталона, поступающий на вход блока 1 памяти микрокоманд 1, с выхода которого считывается инструкция Bit поступающая в регистр 2 микрокоманд.

Адресная часть инструкции -В, содержит эталон, тестовый разряд равен

нулю, а разряд разрешения сравнения равен единице. На блок 9 сравнения на входы 21 поступает эталон с выхода поля адреса регистра 2 микрокоманд

на вход 20 блока сравнения поступают разряды сигнатуры, накопленной в сигнатурном анализаторе 8. Если ошибки нет, то с выхода схем 23 сложения по модулю два считываются нулевые сигналы, поступающие на входы элемента ИЛИ 24, с выхода которого нулевой сигнал поступает на первый вход элемента И 25, на второй вход 22 кото- рого поступает единичный сигнал с

выхода разряда разрешения сравнения регистра 2 микрокоманд, на вькоде элемента И 25 появляется нулевой сигнал, поступающий на выход 15 устройства, что означает, что работа устройства безошибочна, В.случае ошибки, т.е. несовпадения эталона с накопленной сигнатурой, с какого-либо выхода схем 23 сложения по модулю два снимается единичный сигнал, поступающий на входы элемента ИЛИ 24, с выхода которого еди шчный сигнал поступает на первый вход элемента И 25, с выхода которого снимается единичный сигнал, поступаюш 1й ла вход 14 устройства, означающий, что устройство неисправно.

Таким образом, предлагаемое устройство позволяет повысить полноту

тестового контроля микропрограммы за. счет введения в микропрограмму дополнительных безусловных переходов, что позволяё 1 просматривать в тестовом режиме все микрокоманды микропрограммы.

Дополнительным эффектом, достигаемом при применении устройства, является повышение достоверности счет возможности контроля всех микрокоманд, независимо от того, являются ли они условными или операторными.

Кроме того,отсутствие в предлагае- 15 ом устройстве контроля после каждой микрокоманды приводит к минимальным затратам памяти микрокоманд, где хранятся эталоны.

20 Формула изобретения

Микропрограммное устройство управления с самоконтролем, содержащее блок памяти микрокоманд, регистр микрокоманд, блок управления переходами, 25 блок сравнения, распределитель импульсов, причем вход начальной установки устройства соединен с входами установки в О распределителя импульсов- и регистра микрокоманд, первый зО выход распределителя импульсов соединен с входом синхронизации регистра микрокоманд, выход поля инструкций которого соединен с входом управления режимом блока управления переходами, выход которого соединен с адресным входом блока.памяти микрокоманд, выход которого соединен с информационным входом регистра микрокоманд, выход поля адреса которого соединен с первым информационным входом блока сравнения, втор.ой вькод распределителя импульсов соединен с входом синхронизации и блока управления переходами, вькод Равно блока сравнения является выходом ошибки устройства, выход поля микро-g

40

45

5

0

5 О

операций регистра микрокоманд является выходом микроопераций устройства, отличающееся тем, что, с целью повышения достоверности функционирования устройства за счет увеличения полноты тестовой проверки, устройство дополнительно содержит сигнатурный анализатор, мультиплексор, триггер, элемент Н, элемент ИЛИ, элемент НЕ, причем вход начальной установки устройства соединен с входом установки в О триггера, вход логического условия устройства соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом условия блока управления переходами, вход кода операции устройства соединен с первым информационным входом мультиплексора, выход которого соединен с адресным входом блока управления переходами, выход которого соединен с информационным входом сигнатурного анализатора, выход которого соединен с вторым информационным входом блока сравнения, выходы тестового разряда и разряда разрешения сравнения регистра микрокоманд соединены соответственно со счетным входом триггера и со строби- рующим входом блока сравнения, выход разряда контроля регистра микрокоманд соединен с входом элемента НЕ,

g управляющим входом мультиплексора, входом, разрешения работы сигнатурного анализатора и является выходом признака тестирования устройства, третий выход распределителя импуль0 сов соединен с входом синхронизации сигнатурного анализатора, выход элемента НЕ соединен с вторым входом элемента И, прямой выход триггера соединен с вторым входом элемента ИЛИ,

5 выход поля адреса регистра микрокоманд соединен с вторым ииформацио - ным входом мультиплексора.

фуе./

фиг, 2

Фаг.