Устройство для контроля кода Советский патент 1991 года по МПК H03M13/05 

о

ON ГО

о о VI

Изобретение относится к вычислительной технике и передаче данных и может быть использовано для контроля суммы ti- системы счисления.

Целью изобретения является расширение области применения за счет контроля суммы ti-системы счисления.

На чертеже представлена схема устройства для контроля кода.

Устройство содержит шестиразрядный регистр сдвига, состоящий из триггеров 1.1-1.6 разрядов, с первого 2.1 по третий 2.3 элементы И, первый 3,1 и второй 3.2 элементы ИЛИ, информационный вход 4 устройства, выход 5 устройства и тактовый вход 6 устройства.

Одноактный сумматор осуществляет суммирование поступающих на его входы n-разрядных чисел А, представленных в избыточной минимальной системе счисления следующим образом:

осведомления об ошибке, произошедшей в результате сложения.

Устройство работает следующим образом,

Пусть на вход 4 поступила десятиразрядная кодовая комбинация суммы, причем код получился в результате сложения согласно формуле (2), например, 1011000100, 0010010000, 0000101100 и т.д. полученная

кодовая комбинация не входит во множество комбинаций срабатывания функции (3), при последовательном сдвиге ее через регистр срабатывания логического элемента И 2.2 не происходит и устройство

ошибки не выдает. В противном случае, если при сложении получена комбинация вида 0000111000,0100100001,0010101000 и т.д., согласно формуле (3) произойдет срабатывание элемента И 2.2 и на выходе 5

установится единичный потенциал, свидетельствующий о наличии ошибки.

Изобретение относится к вычислительной технике и передаче данных, может быть использовано для контроля суммы избыточной системы счисления. Цель изобретения - расширение области применения за счет контроля суммы T₁-системы счисления. Эта цель достигается путем введения в устройство, содержащее регистр 1 сдвига, элементы И 2.1 - 2.3 и элементы ИЛИ 3.1 и 3.2, ряда новых связей. Устройство позволяет реализовать аппаратный контроль в однотипном сумматоре, оно может быть использовано в специализированных быстродействующих процессорах и арифметико-логических устройствах, работающих с самоконтролирующимися кодами, обладающими естественной избыточностью. 1 ил.

п +1

А 2 as У (S),

5 -2

гдеа3 {0,1};

V(S)

0,S 0;

1 S 0 1

v (S-2)+v(S-3),.

Значение чр (n+2) определяет мощность минимального n-разрядного кода.

Из рекуррентного соотношения (1) еле- дует алгоритм сложения значащих цифр в минимальной системе счисления

V (S) + V (S) V (S) +ф (S-2) + V (S-3).(2)

Из формулы (2) следует формул а контроля суммы ti-системы счисления

Y as as+ias+2 V (as+1 V as+2) as-nas+s (3)

Работа устройства состоит в реализации формулы (3) при последовательном сдвиге суммы через регистр сдвига старшими разрядами вперед.

Регистр-сдвига предназначен для по- следовательного сдвига контролируемой суммы и подачи соответствующих сигналов на логические элементы, которые предназначены для реализации формулы контроля (3). Вход 4 используют для подачи суммы старшими разрядами вперед. Вход 6 синхронизирует работу регистра, а выход 5 - для

25

30

35

40

45

Q

Формула изобретения Устройство для контроля кода, содержащее шестиразрядный регистр сдвига, с первого по третий элементы И, первый и второй элементы ИЛИ, причем информационный вход устройства соединен с последовательным входом шестиразрядного регистра сдвига, тактовый вход которого соединен с тактовым входом устройства, прямые выходы второго и третьего разрядов шестиразрядного регистра сдвига соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с прямым выходом пятого разряда шестиразрядного регистра сдвига, отличающееся тем, что, с целью расширения области применения за счет контроля суммы ti-системы счисления, прямой выход первого разряда шестиразрядного регистра сдвига и выход второго элемента ИЛИ соединены соответственно с первым и вторым входами второго элемента И, выход которого является выходом устройства, прямые выходы второго и третьего разрядов шестиразрядного регистра сдвига соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, третий вход которого соединен с инверсным выходом шестого разряда шестиразрядного регистра сдвига.